「parallel hardware」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

After the holding part containing this pair is fixed on a ceiling or the like, a wire rod 8 linked to an article to be suspended is passed through the gap between the comb-like hardware pair in the holding part in parallel with the comb teeth alignment.例文帳に追加

この一対の挟持部を天井などに固定し、吊り下げる物品と連結したワイヤなどの線材８を前記挟持部の櫛歯状金具間に櫛歯の並び方向と平行にして通す。 - 特許庁

This column-beam joint hardware 3 comprises tapers 3a provided on the inner corner angle parts extending over a range longer than the length of the beam 2 to be joined, ribs 5 parallel to the column axis provided on the wall inner surface.例文帳に追加

柱梁接合金物３の内部隅角部に、接合される梁２の梁成よりも長い範囲に亘ってテーパー３ａが設けられ、管壁内面に柱軸に並行なリブ５が設けられる。 - 特許庁

The fastening hardware is provided with a pot; an engagement means mounted in the pot; and a deck engagement surface formed at the whole periphery of an outer surface of an upper part of the pot so as to become parallel to an upper end surface of the pot.例文帳に追加

ポット部と、ポット部の内部に取付けられた係止手段と、ポット部の上部の外側面の全周囲にポット部の上端面と平行に形成された甲板係合面とを備えた。 - 特許庁

To accelerate processing calculation by preparing a plurality of processing elements needed to calculate the degree of approximation of combinations of all range blocks and domain blocks on hardware capable of reconfiguring a processing element fast performing parallel processing due to pipelining, specializing to the range block and constructing.例文帳に追加

画像符号化において，レンジブロックとドメインブロックの組み合わせにおける計算処理を，限られたハードウェア資源を有効に活用してできるだけ高速に行うことを目的とする。 - 特許庁

In the decoding device for decoding the audio data by processing the sequentially inputted data by software for every processing unit and then processing them by hardware, a CPU 11 performs processing of the data by the dedicated hardware 13 in parallel with that of the following processing unit by the software.例文帳に追加

順次入力されるデータについて処理単位毎にソフトウェアによる処理を行った後でハードウェアによる処理を行うことによりオーディオデータを復号する復号装置において、ＣＰＵ１１により、専用ハードウェア１３による処理と並行して次の処理単位のデータについてソフトウェアによる処理を行う。 - 特許庁

To provide an image processing apparatus and an image processing method which can attain a high decompression processing speed through parallel decompression processing, by means of hardware and software and at the same time, can prevent a large difference from being made between post correction processing results depending on decompression processing implemented by a decompression processing method by hardware or software.例文帳に追加

ハードウェア及びソフトウェアによる並列解凍処理で解凍処理速度の高速化を図る一方、解凍処理がハードウェア又はソフトウェアによる解凍処理手法のいずれで行われたかによってその後の補正処理結果に大きな相違が生ずることを防止し得る画像処理装置及び画像処理方法を提供する。 - 特許庁

To produce hardware with enhanced circuit parallel operability by providing minimum constraint information without changing an operation description to be an input of high order synthesizing, a register transfer level description to be an output, or the like.例文帳に追加

高位合成の入力となる動作記述や、出力となるレジスタトランスファレベル記述等を変更することなく、必要最小限の制約情報を与えることで、回路並列動作性を高めたハードウェアを生成する。 - 特許庁

To solve the problem that hardware becomes complicated due to an increase of an image processing part, and that software development becomes complicated due to multiplication of pieces of memory management information when a structure where processing systems are uniformly made parallel is used.例文帳に追加

処理系を一様に並列化させた構成を用いた場合に、画像処理部の増加によるハードウエアの複雑化、メモリ管理情報の複数化によるソフト開発の複雑化という問題が生じてしまう。 - 特許庁

A hollow panel 5 formed of a transparent polycarbonate by arranging, parallel with each other, a plurality of hollow parts 5b of 6.5 mm in width by vertical partitions 5a is detachably installed on an existing sash glass door 1 through mounting hardware 10.例文帳に追加

縦方向の仕切り５ａにより６．５ｍｍ幅の中空部５ｂを複数本列設した透明なポリカーボネートからなる中空パネル５を既設のサッシガラス戸１に取付金物１０を介して脱着自在に取り付ける。 - 特許庁

A processed result selecting part 4 receives the plotting data geometry- processed in the parallel processing executing part 3 via local buses 301, 302, and transmits either of the plotting data from the local buses 301, 302 to a rendering hardware 5.例文帳に追加

処理結果選択部４は並列処理実行部３でジオメトリ処理された描画データをローカルバス３０１，３０２を介して受取り、ローカルバス３０１，３０２からきた描画データのいずれかをレンダリングハードウェア５へ送出する。 - 特許庁

Rotating hardware 8 is provided at the center of the upper surface of the large door 50 and is engaged in place so that it can move freely within upper suspended rails placed above and parallel to the small door 60 and the large door 50.例文帳に追加

また、大扉５０の上面中央部には回転金物８を設け、この回転金物８を小扉６０及び大扉５０の上方に平行配置された上吊りレール内を自在に移動できるように係合した。 - 特許庁

Also, each parallel execution boundary information is provided with information specified for certain parallelism or the information of only inter-instruction dependency, and they are switched and used so that it is possible to facilitate a countermeasure to the extension of hardware.例文帳に追加

また、それぞれの並列実行境界情報に、ある並列度に特化した情報または命令間の依存関係のみの情報を持たせておき、それらを切り替えて使用することによりハードウェアの拡張への対応を可能とする。 - 特許庁

To provide means for executing input/output of data through a PLC system bus and input/output of data through a field network in parallel, which is suitable to be realized by using a hardware configuration close to a general purpose computer.例文帳に追加

汎用コンピュータに近いハードウェア構成を用いて実現するのに好適であるような、ＰＬＣシステムバス経由のデータの入出力とフィールドネットワーク経由のデータの入出力とを並列に実行する手段を提供する。 - 特許庁

To provide a communication system for electrically connecting communication ports of a plurality of information processors to perform data communication, the system allowing parallel operation of a plurality of communications without increasing the number of communication hardware devices.例文帳に追加

複数の情報処理装置の各通信ポートを電気的に接続して互いにデータ通信を行う通信システムにおいて、複数の通信処理を並行して実行可能な構成を通信用のハードウェアを増加させることなく実現する。 - 特許庁

This program contains not only an instruction (SIMD instruction) to processing elements but also an instruction (IG instruction) related to jump or hardware interruption and the relevant IG instruction is executed parallel with repeat processing of the SIMD instruction.例文帳に追加

このプログラムには、プロセッシング・エレメントに対する命令（ＳＩＭＤ命令）だけでなく、ジャンプ、ハードウェア割込み関連の命令（ＩＧ命令）も含まれ、ＳＩＭＤ命令の繰り返し処理と並行して当該ＩＧ命令を実行する。 - 特許庁

A first model in a software description language is converted into a second model in a hardware description language without considering if the first model contains plural parallel proceedings for writing in the same shared variables or not.例文帳に追加

ソフトウェア記述言語による第１のモデルに同一の共有変数へ書き込みを行う複数の並列手続きが含まれているか否かを考慮せずに該第１のモデルをハードウェア記述言語による第２のモデルに変換する。 - 特許庁

To provide an encryption processing apparatus and method capable of more efficiently carrying out parallel processing and consecutive processing for authentication processing and encryption processing in the case of accelerating various systems of the authentication processing and the encryption processing by means of hardware.例文帳に追加

認証処理と暗号化処理の様々な方式と、その方式をハードウェアにてアクセラレートする場合、認証処理と暗号化処理の並列処理および連続処理をより効率的に行うことが可能な暗号処理装置および方法を提供する。 - 特許庁

To provide an address device which improves the speed of the whole computation by selecting a particle which is present nearby an object particle and giving coordinates efficiently by reducing particle coordinate operation by a hardware arithmetic unit which solves the many-body problem by parallel pipelines.例文帳に追加

並列パイプラインで多体問題を解くハードウェア演算装置において、粒子座標演算を節減して効率よく対象粒子の近傍に存在する粒子を選択し座標を与えて、演算全体の速度を向上させるアドレス装置を提供する。 - 特許庁

To provide an Internet communication protocol device realized by easily usable and economical hardware protocol processing logic, capable of minimizing the delay of a multimedia application and allowed to be easily applied to an SOC and a data parallel processing method using the device.例文帳に追加

マルチメディアアプリケーションの遅延を最小化することができ、ＳＯＣへの適用が容易で、使用し易くて経済的なハードウェアプロトコルプロセシングロジックで実現されたインタネット通信プロトコル装置及びその装置を用いたデータ並列処理方法を提供すること。 - 特許庁

This architecture is composed of 8 multiplication accumulation hardware units, which are connected in parallel and have their paths selected and depends upon a DMA controller 120 to retrieve and write back data from and to a DSP memory without having a DSP core 110 intervene.例文帳に追加

このアーキテクチャは、並列に接続されて経路選択され多重化された８個の乗算累算ハードウエア・ユニットからなり、ＤＭＡコントローラ１２０に依存し、ＤＳＰコア１１０が介入することなくＤＳＰメモリとの間でデータの検索および書戻しを行う。 - 特許庁

To provide a shared memory parallel computer in which a plurality of processors are accessible to an arbitrary memory with equally high performance, there are fewer hardware materials for maintaining consistency of a cache, and an increase in cache capacity by enhancing the processor can easily be dealt with.例文帳に追加

多数のプロセッサが任意のメモリに対して等しく高い性能でアクセス可能であり、キャッシュの整合性を保つためのハードウェア物量が小さく、かつプロセッサのエンハンスによるキャッシュ容量の増加に容易に対応可能な共有メモリ型並列計算機を提供する。 - 特許庁

To automatically generate a source program by properly predicting hardware resource information, the number of program steps and the number of cycles required by a program to be generated, and to automatically generate a source program by dividing processing into a plurality of processors connected in parallel or in series in the development of a built-in program for performing programming by a GUI operation.例文帳に追加

ＧＵＩ操作でプログラミングを行う組み込み用プログラムの開発において、生成されるプログラムが必要とするハードウエア資源情報、プログラムステップ数、及びサイクル数を適切に予測し、並列又は直列に接続される複数のプロセッサに分けてソースプログラムを自動生成する - 特許庁

This raindrop granulation water spray type open gutter system has a plurality of raindrop granulation water spray plates 16 of unequalsided obtuse-angled V-shape disposed parallel with a building, with the tip side put in a state of being lowered by a slight angle from the building side, and uses a raindrop granulation water spray plate holding hardware capable of coping with the pitch of a roof.例文帳に追加

不等辺の鈍角「く」型形状の雨滴砕水噴霧化板１６を建物と平行に複数配し、先端側を建物側より微小角下げた状態にし、屋根勾配対応可能な雨滴砕水噴霧化板固持金物を使用し、雨滴砕水噴霧式開放樋システムを提供する。 - 特許庁

The hardware system, which comprises one CPU 1 and one or more peripheral devices 2, adopts a bus interface system that uses a synchronous parallel interface as an interface between the CPU 1 and one or more peripheral devices 2 and varies signal timing according to software.例文帳に追加

１つのＣＰＵ１と１つ以上の周辺デバイス２から構成されるハードウェアシステムにおいて、ＣＰＵ１と１つ以上の周辺デバイス２間のインターフェースとして同期パラレルインターフェースを用い、ソフトウェアによって信号のタイミングを可変としたバスインターフェース方式を採用した。 - 特許庁

A decoding stage 102 can convert a single Java (R) byte code into many native commands and execute a command level parallel process by dividing a Java (R) hardware accelerator into the decoding stage 102 and a microcode stage 104.例文帳に追加

Ｊａｖａ（登録商標）ハードウェアアクセラレータの解読ステージ１０２とマイクロコードステージ１０４とを分けることは、解読ステージが単一Ｊａｖａ（登録商標）バイトコードの多数のネイティブ命令への変換を可能にする間に、命令レベル並列処理を実施することを可能にする。 - 特許庁

To provide an inner product calculation device and an inner product calculation method realizing a high-speed computing having cycle time suitable for a highly parallel computing with a computing unit constitution that has a small hardware amount and uses no multiplier, and allowing an inner product calculation to be performed with efficiently and accuracy even using no ROM.例文帳に追加

乗算器を使用しないハードウェア量の少ない演算器構成で、高並列に適したサイクルタイムの高速化が図れるとともに、ＲＯＭを用いなくても内積演算が効率よくかつ精度低下なく行うことができる内積演算装置および内積演算方法を提供する。 - 特許庁

The modification is performed while decoding information via e.g., software and hardware in the decoding process, double output buffer are activated, a parallel decoding selector and a differential decoding selector are activated, a decompression process is executed and an image is displayed in the corresponding output buffer.例文帳に追加

変更は、デコーディングプロセスで、例えばソフトウェアおよびハードウェアを介して情報をデコードする間に行われ、二重出力バッファがアクティブ化され、平行デコーディングセレクタおよび差デコーディングセレクタがアクティブ化され、圧縮解除プロセスが実行され、イメージが対応する出力バッファで表示される。 - 特許庁

A hypervisor OS 6 has a monitor context table 50 in which a plurality of monitor contexts each including monitor operation requirements and priority information are set in order to set a hardware monitor function for monitoring the operating condition of a plurality of physical processors that execute a plurality of processes in parallel.例文帳に追加

ハイパーバイザOS６は、複数のプロセスを並列に実行する複数の物理プロセッサの動作状態をモニタするハードウエアモニタ機能を設定するために、それぞれがモニタ動作条件と優先度の情報を含む複数のモニタコンテキストが設定されるモニタコンテキストテーブル５０を有する。 - 特許庁

When two series of buffer 11, 12 are used alternately such that the buffer 11 is used for odd number bands and the buffer 12 is used for even number bands, decompression and rotation can be carried out in parallel by using the other buffer if one buffer is under use during hardware decomposition, for example.例文帳に追加

奇数番バンドはバッファ11を、偶数番バンドはバッファ12をというように、２系列のバッファ11、12を交互に使用することで、一方のバッファが、ハードウェア伸長中などの理由で使用中であっても、他方のバッファを使用して、伸長・回転処理を並行動作できるようにしてある。 - 特許庁

To provide an electrochemically integrated system (software, hardware, and a galvanic corrosion cell) to be used for measuring the value and the direction of the galvanic current, regarding 2, 3, and 4 electrodes of the non-corrosive material which are functioning as a barrier or an insulation material between the mutually adjacent parallel plate.例文帳に追加

互いに隣接して平行であり、非腐食性材料が、それらの間において障壁又は絶縁体として機能している２つ、３つ、及び４つの電極に関し、該電極のガルバニック電流の値及び方向を計測するべく使用される電気化学統合システム（ソフトウェア、ハードウェア、及びガルバニック腐食セル）の提供。 - 特許庁

To provide a data processing apparatus which reduces the frequency of switching to another processing part caused by the waiting generated in a processing part of a software processing, and prevents decreasing of data processing efficiency caused by switching when a data processing is carried out by a parallel processing with a software processing and a hardware processing.例文帳に追加

データ処理をソフトウェア処理とハードウェア処理との並列処理で行う場合、ソフトウェア処理である処理部に発生した待ちに起因して他の処理部へ切り換わる頻度を低減し、切り換わりに起因するデータ処理効率の低下を防止できるデータ処理装置、記録装置及びデータ処理方法を提供する。 - 特許庁

A queue for a CODEC means is set with such condition as preliminary process data capable of starting process of the CODEC means is prepared by a plurality of hardware means operable in parallel, and a process start order is sequentially outputted to the CODEC means according to the set information sequence of the queue.例文帳に追加

コーデック手段における処理を開始することが可能な予備処理データが、並列動作可能な複数のハードウェア手段によって準備されたことを条件として、コーデック手段の処理待ち行列としてのキューを設定し、キューの設定情報順に従って、順次、コーデック手段に対して処理開始命令を出力する。 - 特許庁

In a front engine 4 of a camera system 1A, reduced-size image generation processing for generating a reduced-size image, by reducing a captured image output from an image capturing portion 15 is executed by an image reducing portion 410 as hardware processing which is performed in parallel with storage processing for storing the captured image data output from the image capturing portion 15 in DRAM 4b.例文帳に追加

カメラシステム１Ａにおけるフロントエンジン４では、撮像部１５から出力される撮影画像データをＤＲＡＭ４ｂに記憶させる記憶処理と並行して行うハードウェア処理として、撮像部１５から出力される撮影画像を縮小し縮小画像を生成する処理を画像縮小部４１０で実行する。 - 特許庁

To provide a traffic lane recognition image processor for enabling the acquisition of high-reliability and a robust traffic lane recognition result without increasing a load on hardware and software, by excluding only a frame causing false recognition while paying attention to that a dot outline is not parallel to a traffic lane in traffic lane recognition of a Botts' Dots laying road.例文帳に追加

ボッツ・ドッツ敷設道路の車線認識において、ドット輪郭が車線と平行でないことに留意して誤認識となるフレームのみを排除し、ハードウェア・ソフトウェアの負荷を増大することなく、信頼性の高いロバストな車線認識結果を取得可能な車線認識画像処理装置を得る。 - 特許庁

Legitimacy of a memory as standard equipment for firstly making hardware perform a basic operation is checked when a power source is turned on (steps S2, S3), and if the legitimacy is confirmed, a process of executing the start up of the system (step S8) and a process of checking the legitimacy of the expanded optional memory (step S9) are executed in parallel.例文帳に追加

電源投入時にまずハードウェアの基本動作を行わせる標準搭載メモリの正当性をチェックし（ステップＳ２、Ｓ３）、その正当性が確認されたときには、システムの立ち上げを実行する処理（ステップＳ８）と、増設オプションメモリの正当性をチェックする処理（ステップＳ９）とを並行処理する。 - 特許庁

Accordingly a structure of the multifunctional microcontroller for parallel processing and its timing control method are provided, thus, it is avoided that the cost is raised with increasing electronic circuits for hardware, and problems that timing is disturbed when executing programs and cannot be precisely controlled can be effectively solved.例文帳に追加

従って本発明は平行処理の多機能マイクロコントローラーの構造及びタイミング制御方法を提供するものであり、ハードウェアの電子回路が増加するにつれコストが上がることを避けられ、かつプログラムを実行する際のタイミングが妨害され、精確にタイミングを制御できなくなるという問題を効果的に解決することができる。 - 特許庁

To solve the problem that performance is deteriorated due to impossibility to facilitate a countermeasure to a flow at the time of execution resulted from the static decision of execution units, and that it is difficult to facilitate a countermeasure to the extension of hardware such as the improvement of parallelism in a processor on the condition of static parallel scheduling such as a VLIW system.例文帳に追加

ＶＬＩＷ方式のような静的な並列スケジューリングを前提としたプロセッサにおいて、静的に実行単位が決定されることに起因した、実行時のフローに対応できず性能が劣化する問題点と、並列度向上等のハードウェアの拡張への対応が困難である問題点との克服を図る。 - 特許庁

When the area of the flow passage between the ports 46 and 47 is reduced by forming an orifice passage 63 parallel to the ports 46 and 47, dispersion of the area of the flow passage between the ports 46 and 47 resulting from the work precision etc., can be absorbed by the area of the flow passage of the orifice passage 63, so that stable damping force characteristics on the hardware side can be achieved.例文帳に追加

ポート46，47に並行してオリフィス通路63を設けることにより、ポート46，47間の流路面積を絞ったとき、加工精度等によるその流路面積のばらつきをオリフィス通路63の流路面積によって吸収することができるので、安定したハード側の減衰力特性を得ることができる。 - 特許庁

Hardware resource data, a program capacity and the number of cycles which are required by a program to be generated are calculated based on library information relating a processing block, and when the program to be generated exceeds the performance of one program, processing is divided into a plurality of processors in parallel or in series so that a source program can be generated.例文帳に追加

処理ブロックに関するライブラリ情報を基にして、生成されるプログラムが必要とするハードウエア資源データ、プログラム容量、及びサイクル数を算出し、生成されるプログラムが一つのプロセッサの性能を超えるものである場合、並列又は直列に接続される複数のプロセッサに分けてソースプログラムを生成する。 - 特許庁

To provide a data transmitter-receiver equipped with a CRC coding/ decoding part capable of being realized in a small hardware scale without lowering the transfer efficiency of the data of a parallel form at the time of the generation of a CRC inspection bit and a CRC inspection in the CRC coding/ decoding part.例文帳に追加

ＣＲＣ符号／復号部におけるＣＲＣ検査ビットの生成やＣＲＣ検査の際に、パラレル形式のデータの転送効率を低下させることなく、さらに少ないハードウェア規模で実現できる前記ＣＲＣ符号／復号部を備えることを特徴としたデータ送受信装置を提供することを課題とする。 - 特許庁

To provide a method for updating a main controller for performing the update test of a new main controller in parallel while operating a facility by an existing main control system by connecting a new main controller to an existing main control system without modifying the hardware or software of the existing main control system.例文帳に追加

既設の主幹制御システムのハードウェアとソフトウェアを改造することなく既設の主幹制御システムに新設の主幹制御装置を接続して既設の主幹制御システムで設備の運転をしながら並行して新設の主幹制御装置の更新試験をすることができる主幹制御装置の更新方法を提供する。 - 特許庁

The information processing apparatus which can process multiple tasks in parallel with one unit processor, wherein processing time limits are respectively set for at least some of the multiple tasks, includes a hardware means for management of multiple processing time limits corresponding to those multiple tasks with processing time limits respectively set therefor among the multiple tasks.例文帳に追加

一単位のプロセッサによって複数のタスクを並行して処理可能な情報処理装置であって、前記複数のタスクの少なくとも一部には処理期限が設定され、前記複数のタスクのうち処理期限が設定された複数のタスクに対応した、複数の処理期限管理用ハードウエア手段を備えることを特徴とする、情報処理装置。 - 特許庁

The moving plate 40 includes a plate-like body part 42 having positioning holes 47, and moves in parallel toward the back side of a hood part 12 to reach to an end position from an initial position where the leading ends of tabs 17 of male terminal hardware 15 project from the front surface side of the body 42 through the positioning holes 17 with fitting to a female housing 60.例文帳に追加

ムービングプレート４０は、位置決め孔４７を有する板状の本体部４２を備え、位置決め孔４７を通して本体部４２の前面側に雄端子金具１５のタブ１７の先端部が突出する初期位置から雌側ハウジング６０との嵌合に伴ってフード部１２の奥側に平行に移動して終端位置に至る。 - 特許庁

The disk array controller 1 is so constituted as to interface with a host device 2 outputting a command to make an I/O request by a device driver 7 and also has disk devices 6 connected in parallel, and the device driver 7 replaces a hardware reset signal for firmware which is issued by a system of the host device 2 with a software reset command and sends it to the firmware.例文帳に追加

コマンドを出力してＩ／Ｏリクエストを行うホスト装置２とのインターフェースをデバイスドライバ７を以て行なうように構成され、複数のディスク装置６を並列に接続されたディスクアレイ制御装置１において、前記デバイスドライバ７は、前記ホスト装置２のシステムから発行されるファームウェアに対するハード的なリセット信号を、ソフト的なリセットコマンドに置換してファームウェアに送信するようにする。 - 特許庁

A parallel processing processor 11 executing parallelly operation processing for secretly distributed processing and secret restoration processing and communication protocol processing configures a device for distributed authentication and this small-sized and convenient device can carry out fast distributed authentication processing by executing parallelly a matrix (simultaneous polynomial) operation in the secretly distributed processing and the secret restoration processing and communication protocol processing with each member without using a dedicated hardware.例文帳に追加

秘密分散処理および秘密復元処理のための演算処理と、通信プロトコル処理とを並列に実行する並列処理プロセッサ１１により分散認証のための装置を構成し、秘密分散処理および秘密復元処理における行列（連立多項式）演算と、各メンバとの間の通信プロトコル処理とを並列的に実行するようにすることにより、専用のハードウェアを使用することなく、小型かつ簡便な装置でソフトウェアによる高速な分散認証処理を実行することができるようにする。 - 特許庁