「potential shift」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

When an input signal IN(k) of High level is supplied from a shift circuit of a preceding stage, the potential Va of the node A becomes High level and the transistor T13 is turned on to make the potential Vb of the node B Low level.例文帳に追加

前段のシフト回路からＨｉｇｈレベルの入力信号ＩＮ（ｋ）が供給されると、ノードＡの電位ＶaはＨｉｇｈレベルとなり、トランジスタＴ１３がオンして、ノードＢの電位ＶbはＬｏｗレベルとなる。 - 特許庁

To provide a level shift circuit where restriction in the range of an input signal and an output signal is reduced, another potential such as a threshold potential Vref is not required and current does not flow excepting for the time of transition of the input signal.例文帳に追加

入力信号と出力信号の範囲に制限が少なく、閾値電位Ｖｒｅｆのような他の電位も必要なく、入力信号の遷移時以外に電流が流れないレベルシフト回路を提供する。 - 特許庁

To provide a magnetic sensor capable of appropriately reducing the shift of an intermediate point potential, as compared with conventional types, and to provide a manufacturing method therefor.例文帳に追加

従来に比べて、適切に、中点電位のずれを小さくすることが可能な磁気センサ及びその製造方法を提供することを目的としている。 - 特許庁

To reduce false read and to improve reliability of flash memory by reducing threshold shift provided by potential change of an adjacent cell in a word line direction.例文帳に追加

ワード線方向の隣接セルの電位変化が与えるしきい値シフトを低減することによって、誤読み出しを低減し、フラッシュメモリの信頼性を向上させる。 - 特許庁

A surface potential shift of the sample 20 is determined to determine whether the sample 20 and the contact pin 3 are conductive to each other.例文帳に追加

試料２０の表面電位シフトを判断する事によって、試料２０とコンタクトピン３との導通、非導通を正しく判定する事が可能となる。 - 特許庁

A unit shift register is provided with a transistor Q1 which activates an output signal G_k by supplying power source potential VDD1 to an output terminal OUT.例文帳に追加

単位シフトレジスタは、電源電位ＶＤＤ１を出力端子ＯＵＴに供給することで出力信号Ｇ_kを活性化させるトランジスタＱ１を備える。 - 特許庁

The output voltage level of the level shift circuit 16 is discharged to a second power supply V2 of the ground potential through an nMOSTr 27 (a second current source).例文帳に追加

レベルシフト回路１６の出力電圧レベルはｎＭＯＳＴｒ２７（第２の電流源）を介して接地電位の第２電源Ｖ２に放電される。 - 特許庁

The potential of TERM1 which is an input/output terminal of the analog switch, the potential of TERM2, and the well and gate potentials of an NMOS switch element are synchronized through level shift buffers 2 and 3 to cancel parasitic capacitance between them.例文帳に追加

アナログスイッチの入出力端であるTERM１の電位とTERM2の電位とNMOSスイッチ素子のウェル電位とゲート電位をレベルシフトバッファ２及び３を介して同期して動作させることによりそれぞれの間にある寄生容量をキャンセルする。 - 特許庁

The potential difference between a high level power supply voltage VDD and a low level power supply voltage VSS2 of a shift register and a buffer is controlled to be smaller than the potential difference between a high level voltage VDD and a low level voltage VSS of an enable signal OE.例文帳に追加

イネーブル信号ＯＥのハイレベル電圧ＶＤＤとローレベル電圧ＶＳＳ間の電位差よりも、シフトレジスタ及びバッファのハイレベル電源電圧ＶＤＤとローレベル電源電圧ＶＳＳ２間の電位差の方を小さく設定する。 - 特許庁

To provide a shift register which prevents a malfunction and excessive current due to an electrical potential of an input signal in starting an operation, and a flat display device thereof.例文帳に追加

動作開始の際の入力信号の電位に起因する誤動作及び過大電流の発生を防止することができるシフトレジスタ及び平面表示装置を提供する。 - 特許庁

To provide a level shift circuit capable of quicly converting a signal level from a low voltage to a high voltage using a small-scaled circuit even if a potential difference for conversion is large.例文帳に追加

変換する電位差が大きくても、小規模な回路で、高速に、低電圧から高電圧へ信号レベルを変換することのできるレベルシフト回路を提供する。 - 特許庁

When the gate pulse is turned off, a level shift voltage ΔV=(Cgs)/(Cgs+Clc+Cs) is generated as a pixel electrode potential, where Clc is pixel capacity, Cs is auxiliary capacity, Cgs is parasitic capacity.例文帳に追加

画素容量をＣｌｃとし、補助容量をＣｓとし、寄生容量をＣｇｓとすると、ゲートパルスがオフするときに、画素電極電位にレベルシフト電圧ΔＶ＝（Ｃｇｓ）／（Ｃｇｓ＋Ｃｌｃ＋Ｃｓ）が生じる。 - 特許庁

A spin-dependent chemical potential shift is generated in the charge island 10 by a spin accumulation effect when the magnetization array of the gate 13 and the drain electrode 12 is autiparellel.例文帳に追加

ゲート１３、ドレイン電極１２の磁化配列が反平行であるとき、電荷島１０にはスピン蓄積効果によりスピンに依存した化学ポテンシャルシフトが生じる。 - 特許庁

Consequently, the shift register 12 makes a gete line active for a specific period and the output switching circuit 100 connects a date line to a common potential Vcom for a specific period.例文帳に追加

これにより、シフトレジスタ１２は所定の期間、ゲート線をアクティブにし、一方、出力切替え回路１００は所定の期間データ線を共通電位Ｖｃｏｍに接続する。 - 特許庁

The Government’s involvement in national universities will shift towards providing prioritized support to universities that are committed to become the world’s leading universities. This will help to unleash the full potential of the universities. 例文帳に追加

世界と肩を並べるための努力をした大学を重点的に支援する方向に国の関与の在り方を転換し、大学の潜在力を最大限に引き出す。 - 経済産業省

The level shift circuit shifts voltage levels of signals VIN and VINB input to a first input terminal IN and a second input terminal INB to a high-potential power supply voltage or low-potential power supply voltage, and outputs them from an output terminal OUT.例文帳に追加

レベルシフト回路は、第１入力端子ＩＮ及び第２入力端子ＩＮＢに入力される信号ＶＩＮ、ＶＩＮＢの電圧のレベルを高電位電源電圧又は低電位電源電圧にシフトして出力端子ＯＵＴから出力する。 - 特許庁

The potential control device obtains a sub-scanning beam pitch shift amount of the optical scanning type exposure device 21 and controls the output of the toner image detecting sensor (P sensor) 310 using a correction output value corrected, based on the sub-scanning beam pitch shift amount.例文帳に追加

電位制御装置は、光走査型露光装置２１の副走査ビームピッチずれ量を取得し、トナー像検知センサ（Ｐセンサ）３１０の出力を副走査ビームピッチずれ量に基づき補正した補正出力値を用いて制御を行う。 - 特許庁

A level shift circuit 200 consisting of a reference generating part 220 for generating a reference voltage with the potential of the low potential side terminal of the differential transistor as reference potential and a voltage shift part 210 made to operate by the reference voltage and for performing voltage drop is inserted as a means for operating the differential transistor outside the stable operation area, and Vds applied to the differential transistor is thereby determined.例文帳に追加

安定動作領域外で差動トランジスタを動作させる手段として、差動トランジスタの低電位側端子の電位を基準電位としてリファレンス電圧を発生するリファレンス発生部２２０と、差動トランジスタよりも高電位側に挿入され、リファレンス電圧により動作して電圧降下を行う電圧シフト部２１０と、からなるレベルシフト回路２００を挿入し、これにより差動トランジスタにかかるＶｄｓを決定する構成とする。 - 特許庁

The input circuit comprises an input terminal for receiving an input signal, output terminal for outputting an output signal, node connected to the input terminal, a terminating resistor connected between the node and a ground, a potential shift element connected to the node and the output terminal, a potential source for supplying a predetermined potential, and a current source connected between the potential source and the output terminal.例文帳に追加

入力回路は、入力信号を受け取る入力端子と、出力信号を出力する出力端子と、入力端子に接続されるノードと、ノードとグランドとの間に接続される終端抵抗と、ノードと出力端子との間に接続される電位シフト素子と、所定の電位を供給する電位源と、電位源と前記出力端子との間に接続される電流源とから構成される。 - 特許庁

Since the potential of a node of each circuit unit is determined at being high or low, a sequence for determining the node potential, which was needed in a conventional circuit for suspending a power supply, is not needed in the shift from the standby mode to the operation mode.例文帳に追加

各回路部のノードの電位はＨｉｇｈまたはＬｏｗに確定しているため、待機モードから稼動モードへの移行において、従来の電源供給を停止する回路で必要とされたノードの電位確定のためのシーケンスが必要とされない。 - 特許庁

To provide an active matrix EL display device that can display a clear multi gray-scale color display by reducing the shift in the potential caused by potential drop due to the interconnect resistance of a power source supply line to decrease the unevenness in a display region.例文帳に追加

電源供給線の配線抵抗による電位降下によって生じる電位のずれを軽減することにより、表示領域内のムラを軽減し、鮮明な多階調カラー表示が可能なアクティブマトリクス型のＥＬ表示装置を提供することを課題とする。 - 特許庁

To provide a power converter which can be prevented from being erroneously turned on/off due to a voltage change dV/dt between earths of upper and lower arms, and is high in reliability, in the power converter having a level shift circuit for transmitting a signal to a high-potential side from low potential.例文帳に追加

低電位から高電位側に信号を伝えるレベルシフト回路を有する電力変換回路において、上下アームのアース間の電圧変化ｄＶ／ｄｔによる誤オン及び誤オフを防止できる信頼性の高い電力変換装置を提供する。 - 特許庁

It achieves a high-accuracy write operation and a high-accuracy read operation by continuously changing (raising or dropping) the potential stepwise, determining a desired write potential during a shift, and constantly monitoring whether the readout result data for written data is correct.例文帳に追加

電位を段階的に変化（上昇又は下降）させ続け、推移させながら所望の書き込み電位を確定し、書き込まれたデータに対する読み出しの結果のデータの正誤を常に監視することで、高精度な書き込み動作と高精度な読み出し動作を実現する。 - 特許庁

To provide an active matrix type electroluminescence (EL) display device that can display a clear multi gray-scale color display to reduce the shift in the potential caused by the potential drop due to wiring resistance of a power source supply line, in order to decrease unevenness in a display region.例文帳に追加

電源供給線の配線抵抗による電位降下によって生じる電位のずれを軽減することにより、表示領域内のムラを軽減し、鮮明な多階調カラー表示が可能なアクティブマトリクス型のＥＬ表示装置を提供することを課題とする。 - 特許庁

A pulse 70 with a discharge voltage V_SH higher than a reference DC voltage V_SL in an ordinary state is applied to a substrate ahead the shift of the potential well, and the information electric charges in excess of a prescribed upper limit is discharged among the information electric charges stored in the potential well.例文帳に追加

電位井戸の移動に先行して基板に通常時の基準直流電圧Ｖ_ＳＬよりも高い排出電圧Ｖ_ＳＨのパルス７０を印加し、電位井戸に蓄積されている情報電荷のうち所定の上限量を超える分を排出する。 - 特許庁

Moreover, in order to minimize amount of shift, a shield plate having the same potential as that of the wafer is placed at the surrounding of the surface electric field control electrode, and height measurement is carried out by installing a light path at the plate.例文帳に追加

また，ずれ量を最小化するため，表面電界制御電極の周囲にウェハと同一電位のシールド板をおき，これに光路を設けて高さ計測を行う。 - 特許庁

To provide a level shift circuit which operates stably with a high breakdown voltage element on the output side being capable of being driven surely, even if a low-potential side power supply voltage is turned into a low voltage.例文帳に追加

入力側の低電位側電源電圧が低電圧化されても、出力側の高耐圧素子を確実に駆動可能として、安定して動作するレベルシフト回路を提供する。 - 特許庁

To provide an active matrix substrate for making the level shift generated in the pixel potential caused by the distribution of resistance and capacity in each signal line substantially uniform in the substrate.例文帳に追加

アクティブマトリクス基板において各信号線に存在する抵抗や容量の分布に起因して画素電位に生じるレベルシフトを当該基板内で略均一とすることを目的とする。 - 特許庁

The scanning line driving circuit 100 operates by being supplied with first and second high potential power sources VDDY, VHHY and first and second low potential power sources VSSY, VLLY and is provided with an input protective circuit 101, a Y shift register 102, a level shifter 103 and an output protective circuit 104.例文帳に追加

走査線駆動回路１００は、第１および第２高電位電源ＶＤＤＹ、ＶＨＨＹおよび第１および第２低電位電源ＶＳＳＹ、ＶＬＬＹの給電を受けて動作し、入力保護回路１０１、Ｙシフトレジスタ１０２、レベルシフタ１０３、および出力保護回路１０４を備える。 - 特許庁

The blocking diode prevents a current running from the floating inductance component of a high-potential side switching semiconductor device 102 from running from the first drive circuit side to the second drive circuit side in the level shift circuit, when the high-potential side switching semiconductor device 102 is turned off.例文帳に追加

阻止ダイオードは、高電位側スイッチング半導体素子１０２等がターンオフした時、高電位側スイッチング半導体素子の浮遊インダクタンス成分等から流れ出る電流が、レベルシフト回路内で第１駆動回路側部分から第２駆動回路側部分へ流れるのを阻止する。 - 特許庁

A shift register circuit 41, a latch circuit 42, a decoder 43, a control logic 44, a level shifter 45 and a switch circuit 46 select the ejection waveform element when recording is performed using that ejection pulse and select a pair of the potential lowering element and the potential raising element when recording is not performed.例文帳に追加

また、シフトレジスタ回路４１、ラッチ回路４２、デコーダ４３、制御ロジック４４、レベルシフタ４５、及び、スイッチ回路４６は、この吐出パルスによって記録を行う場合には吐出波形要素を選択し、記録を行わない場合には電位下降要素と電位上昇要素とを対にして選択する。 - 特許庁

To output image data capable of enhancing the image quality by eliminating a difference occurring in linearity of a sensor output between channels due to a variation in voltage potential at the final stage of a shift register when an image is read out using a CCD image sensor performing multichannel output with a plurality of shift registers.例文帳に追加

複数のシフトレジスタで多チャンネル出力をするＣＣＤイメージセンサを用いた画像読取において、シフトレジスタ最終段の電圧ポテンシャルのばらつきでチャンネル間のセンサ出力の直線性に生じる差異をなくし、画質の向上を可能とする画像データを出力する。 - 特許庁

To provide a magnetic sensor which enables enlargement of the ratio between the sensitivity in the direction of a sensitivity axis and that in the direction of the orthogonal axis and also is advantageous to a temperature change and a neutral potential shift.例文帳に追加

感度軸方向の感度と直交軸方向の感度との間の比を大きくとることができると共に、温度変化や中点電位ズレに対して有利である磁気センサを提供すること。 - 特許庁

When a low-pass filter mode is selected, a diode 12 shifts down the potential by Vf at the active line side (the base of an emitter follower 14), and a switch 11 transfers the shift of Vf to the inactive line side (the base of the emitter follower 13).例文帳に追加

また、ローパスフィルタモード選択時には、ダイオード12が活性ライン側（エミッタフォロア14のベース）の電位をＶf だけシフトダウンし、スイッチ11はＶf シフトを非活性ライン側（エミッタフォロア13のベース）に伝達する。 - 特許庁

At a through-mode with a mode control signal 2, a diode 9 shifts down the potential by Vf at the active line side (the base of an emitter follower 13) and a switch 10 transfers the shift of Vf to the inactive line side (the base of an emitter follower 14).例文帳に追加

モード制御信号２によりスルーモード時には、ダイオード９が活性ライン側（エミッタフォロア13のベース）の電位をＶf だけシフトダウンし、スイッチ10はＶf シフトを非活性ライン側（エミッタフォロア14のベース）に伝達する。 - 特許庁

In a level shift circuit 15, a current I0 outputted from a constant current circuit 21 is distributed into transistors Q11, Q13 corresponding to the potential difference ΔV of each emitter of the transistors Q11, Q13.例文帳に追加

レベルシフト回路１５において、定電流回路２１から出力される電流Ｉ０は、トランジスタＱ１１とＱ１３のエミッタの電位差ΔＶに応じてトランジスタＱ１１とＱ１３に配分される。 - 特許庁

The input protective circuit 101 limits the potential of connection points with the Y shift register 102 within the range of VDDY-VSSY.例文帳に追加

入力保護回路１０１第１高電位電源ＶＤＤＹおよび第１低電位電源ＶＳＳＹの給電を受け、Ｙシフトレジスタ１０２との接続点の電位をＶＤＤＹ−ＶＳＳＹの範囲に制限する。 - 特許庁

Electrodes to which an on-voltage is applied among a plurality of the transfer electrodes by each pixel are switched within the exposure period to shift a storage position of the information electric charges together with the potential well in each pixel.例文帳に追加

各画素毎の複数の転送電極のうちオン電圧を印加する電極を露光期間内にて切り替えて、電位井戸と共に情報電荷の蓄積位置を各画素内にて移動させる。 - 特許庁

This is a dynamic ratioless shift register provided with thin film transistors of which the semiconductor layer is formed of p-Si on a substrate surface, and the register is connected with a floating state node via capacitance at a fixed potential.例文帳に追加

基板面に半導体層がｐ−Ｓｉからなる薄膜トランジスタを備えるダイナミックレシオレスシフトレジスタにあって、フローティング状態になるノードに容量を介して固定電位に接続させる。 - 特許庁

When a TFT for driving the liquid crystal element is an n-channel type one, the shift register sets the scanning signal to the selected scanning line 112 to an H level during display operation, and outputs the scanning signal at potential above an L level and below the H level, desirably, at ground potential Gnd before turning off the power supply in an off-sequence operation.例文帳に追加

液晶素子を駆動するＴＦＴがｎチャネル型である場合、シフトレジスタは、表示動作時では、選択された走査線１１２への走査信号をＨレベルとし、オフシーケンス動作にあって電源遮断前では、Ｌレベルを上回る電位であってＨレベルを下回る電位、望ましくは接地電位Ｇndとする。 - 特許庁

Potential necessary for preventing the toner contamination of the exposing device are imparted from the power sources 118, 120 to the electrodes 117, 119, whereby a potential distribution is formed so as to shift the scattering direction of the toner 107 left on the electrostatic latent image carrier 101 from the light emitting surface (lens surface).例文帳に追加

これら電源１１８、１２０から電極１１７，１１９に対して、露光装置の卜ナー汚れ防止に必要な電位が与えられることによって、静電潜像担持体１０１に残留したトナー１０７の飛翔方向を光出射面（レンズ表面）から逸すように電位分布が形成される。 - 特許庁

By providing the two input circuits, a potential level at the output portion of the MOS transistor T11a can be increased by the capacitor C during a shift operation, and even if the potential level at the output portion of the MOS transistor T11a is increased, a gate stress is not applied to the MOS transistor T14.例文帳に追加

２系統の入力回路を設けることにより、シフト動作時に、ＭＯＳトランジスタＴ１１ａの出力部における電位レベルをコンデンサＣによって上昇させることができるとともに、ＭＯＳトランジスタＴ１１ａの出力部における電位レベルが上昇してもＭＯＳトランジスタＴ１４にゲートストレスが与えられない。 - 特許庁

This driver circuit for inputting a logical signal X with a low potential side power source as a reference, and for generating a logical signal Y by using a high potential side power source Vcc is configured of a level shift circuit 10, an output circuit 20, a first detection control circuit 30, and a second detection control circuit 40.例文帳に追加

低電位側電源を基準とした論理信号Ｘが入力されて、高電位側電源Ｖｃｃを基準とした論理信号Ｙを生成するドライバ回路であり、レベルシフト回路１０、出力回路２０、第１の検出制御回路３０、および第２の検出制御回路４０から構成される。 - 特許庁

In a pulse output circuit provided for a shift register, a power line connected to a transistor in an output part connected to a pulse output circuit in the next stage is set at a low-potential driving voltage, and a power line connected to a transistor in an output part connected to a scan signal line is set at a variable-potential driving voltage.例文帳に追加

シフトレジスタに設けられたパルス出力回路において、次段のパルス出力回路に接続される出力部においてはトランジスタに接続される電源線を低電位駆動電圧とし、走査信号線に接続される出力部においてはトランジスタに接続される電源線を可変電位駆動電圧とする。 - 特許庁

The input buffer circuit 1 includes: PMOS transistors 12, 14; NMOS transistors 16, 18; and a level shift circuit 10 which converts a signal having an amplitude equivalent to a potential difference between HVDD and VSS into a signal having amplitude equivalent to a potential difference between LVDD lower than the HVDD and the VSS.例文帳に追加

入力バッファー回路１は、ＰＭＯＳトランジスター１２、１４、ＮＭＯＳトランジスター１６、１８を含み、ＨＶＤＤとＶＳＳの電位差に相当する振幅を有する信号を、ＨＶＤＤよりも低いＬＶＤＤとＶＳＳの電位差に相当する振幅を有する信号に変換するレベルシフト回路１０を含む。 - 特許庁