「read cycle」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

To perform prefetch in a proper timing so that data that are likely to be accessed in each cycle are read from a cache, in a cyclic processing whose scale is large enough to exceed the capacity of a cache memory.例文帳に追加

キャッシュメモリの容量を超えるような規模の大きな周期処理において、毎周期アクセスされる確率が高いデータがキャッシュヒットとなるよう、適切なタイミングでプリフェッチを行う。 - 特許庁

To allow for a relatively fast network read cycle, cells that are spaced far enough away from each other as to not interfere with each other are allowed to transmit at the same time.例文帳に追加

比較的速いネットワーク読み取りサイクルを可能とするには、相互に干渉しないように相互から十分遠く離されて間隔を設けられたセルが、同一時点で発信する。 - 特許庁

A sense amplifier control circuit 106 controls a sense amplifier 111, so that the control circuit stops operation of the sense amplifier 111 only for a fixed period at the beginning of a read-out cycle and operates the sense amplifier 111 for the other period.例文帳に追加

センスアンプ制御回路（１０６）は、読み出しサイクルの当初一定の期間のみ、センスアンプ（１１１）の動作を止め、他の期間はセンスアンプを動作させるようにセンスアンプを制御する。 - 特許庁

The data inversion processing section 1300 judges the continuity of the plurality of data read from the memory cell array 1100 over the plurality of cycles, and inverts and outputs data read from the memory cell array at, for example, a current cycle when there is no continuity.例文帳に追加

このデータ反転処理部（１３００）は、メモリセルアレイ（１１００）から複数のサイクルにわたって読み出された複数のデータの連続性を判定し、連続性がない場合には、例えば現在のサイクルでメモリセルアレイから読み出されたデータを反転して出力する。 - 特許庁

The controller causes the imaging device to read the image on the front side of the document in the first reading cycle during the single-side reading mode and causes the image sensor 29 and the imaging device to read images on the front and rear sides of the document, respectively during the double-side reading mode.例文帳に追加

制御装置は、片面読取モードでは、撮像素子に第１読取周期で原稿の表面画像を読み取らせ、両面読取モードでは、イメージセンサ２９及び撮像素子に第２読取周期で原稿の表面及び裏面画像をそれぞれ読み取らせる。 - 特許庁

The data output circuit 150 takes in read-out data using directly a DLL clock CLK_-F in which a signal level of the internal clock CLK_-FF is recovered by a repeater 120, and outputs read-out data to the outside for each half cycle synchronizing the DLL clocks CLK_-F, CLK_-S.例文帳に追加

データ出力回路１５０は、リピータ１２０によって内部クロックＣＬＫ＿ＦＦの信号レベルが回復されたＤＬＬクロックＣＬＫ＿Ｆを直接使用して読出データを取込み、ＤＬＬクロックＣＬＫ＿Ｆ，ＣＬＫ＿Ｓに同期して半サイクル毎に読出データを外部へ出力する。 - 特許庁

To reduce power consumption by refresh cycle extension or to improve the reliability of stored contents by defining δL<δH in bit line potential change Δ+δH at the time of 'H' read and bit line potential change -Δ+δL at the time of 'L' read.例文帳に追加

Ｈ’読み出し時におけるビット線電位変化Δ＋δＨと‘Ｌ’読み出し時におけるビット線電位変化−Δ＋δＬにおいてδＬ＜δＨとすることにより、リフレッシュ周期延長による消費電力を低減し又は記憶内容の信頼性向上させる。 - 特許庁

The heating operation is started, the temperature signals and a wind velocity mode of an indoor fan are read at first predetermined time intervals, the wind velocity mode is rendered in the same mode at second predetermined time intervals so that the operation is performed for the first predetermined time interval, whereby the determination of the frost is performed considering a cycle time as one cycle.例文帳に追加

暖房運転を開始して第１所定時間経過する毎に温度信号と室内ファンの風速モードとを読み込み、第２所定時間経過する毎に風速モードを同一モードにして第１所定時間運転し、サイクル時間を１サイクルとして着霜判定を行う。 - 特許庁

An RE and WE generation circuit 30 generates an enable signal of the cycle shorter than the cycle of read-enable and write-enable of two processors, and generates the control signal to give access priority to a dual port RAM to the processor which is firstly accessed to an arbitration circuit 40 based on the signal.例文帳に追加

ＲＥ・ＷＥ生成回路３０で２つのプロセッサのリードイネーブル、ライトイネーブルのサイクルより短いサイクルのイネーブル信号を生成し、その信号を元に調停回路４０で先にアクセスしたプロセッサにデュアルポートＲＡＭへのアクセス優先権を与える制御信号を生成する。 - 特許庁

The method for the integrated circuit 200 to execute the read operation and the write operation concurrently with the invention includes the cache memory blocks to separate the read operation and the write operation into the memory blocks and the cache memory blocks and execute them concurrently within one cycle of a clock signal.例文帳に追加

本発明による集積回路２００の読み取り動作と書き込み動作とを同時に実行する方法はキャッシュメモリブロックを具備してクロック信号の１周期内で読み取り動作及び書き込み動作がメモリブロックとキャッシュメモリブロックとに分けられて同時に実行される。 - 特許庁

When a READ command in inputted one clock cycle after an ACTV command is inputted, a row decoder 22 activates only a sub-array having a memory cell selected by a row address AX and a column address AY out of the sub-array 17i, 17j, and performs read- out operation of data.例文帳に追加

ロウデコーダ２２は、ＡＣＴＶコマンドが入力された後の１クロックサイクル後にＲＥＡＤコマンドが入力された場合には、サブアレイ１７ｉ、１７ｊのうちのロウアドレスＡＸとカラムアドレスＡＹにより選択されるメモリセルを有するサブアレイのみを活性化して、データの読み出し動作を行う。 - 特許庁

In a rewriting test mode in which a test signal LPMAX is inputted, write-in operation of data of one page and verify-read-out operation confirming a write-in state are repeated until it is discriminated that a write-in cycle reaches the maximum number of times independently of a result of verify-read-out.例文帳に追加

テスト信号ＬＰＭＡＸを入力した書き換えテストモードでは、１ページ分のテストデータの書き込み動作及び、書き込み状態を確認するベリファイ読み出し動作を、ベリファイ読み出しの結果の如何に拘わらず、書き込みサイクルが最大回数に達したことが判定されるまで繰り返す。 - 特許庁

When the address and data are written into the FIFO 14, a blend processing circuit 15 conducts a read modify write cycle of reading the data of the same address out of a memory 17 and mixing the read out data and the data written into the FIFO 14, then rewriting the same into the memory 17.例文帳に追加

そして、ブレンド処理回路１５は、ＦＩＦＯ１４に前記アドレス及びデータが書き込まれると同一アドレスのデータをメモリ１７より読み出し、その読み出したデータとＦＩＦＯ１４に書き込まれたデータとを所定の比率で混合してからメモリ１７に書き戻すリード・モディファイ・ライトサイクルを行う。 - 特許庁

By setting the cycle of the read start signal Φst to the time required for read from the pixels equivalent to the divisor of the number of the entire pixels of the CCD linear sensor 33, the light receiving surface of the CCD linear sensor 33 is sectioned into plural measurement ranges, and measurement is repeated in the respective measurement ranges.例文帳に追加

読み出し開始信号Φｓｔの周期をＣＣＤリニアセンサ３３の全画素数の約数に相当する画素からの読み出しに要する時間に設定することにより、ＣＣＤリニアセンサ３３の受光面が複数の測定範囲に区分され、各測定範囲で測定が繰り返される。 - 特許庁

The delay circuit 43 responds to a first clock lagging by the prescribed phase difference for a system clock applied from the outside of a synchronous semiconductor memory, and delays a read-out information signal outputted from the read-out information signal generating circuit 41 by one cycle of the first clock.例文帳に追加

遅延回路４３は、同期式半導体メモリ装置の外部から印加されるシステムクロックに対して所定の位相差だけ遅れる第１クロックに応答し、読出し情報信号発生回路４１から出力される読出し情報信号を前記第１クロックの１サイクルだけ遅延させる。 - 特許庁

When the bar code information has not been normally read, information is set which is related to a condition different from the information related to the condition set in time of the reading in the preceding scanning cycle.例文帳に追加

バーコード情報を正常に読み取ることができなかった場合、直前の走査周期での読み取り時に設定されている条件に関する情報と異なる条件に関する情報に設定する。 - 特許庁

An arbitration circuit 60 monitors the write control enable signal WEX, a read enable signal RE, and a write enable signal WE to find a cycle where the CPU 80 is not accessing the RAM 90.例文帳に追加

調停回路６０は、書込制御イネーブル信号ＷＥＸ、読出イネーブル信号ＲＥおよび書込イネーブル信号ＷＥをモニタし、ＣＰＵ８０がＲＡＭ９０へアクセスしていないサイクルを見出す。 - 特許庁

When switching of the clock signal CLK is completed in a clock supply part 50 and the frequency division set signal GEAR is equal to GREQ, the access cycle number ACC read from a table 35 is reduced.例文帳に追加

クロック供給部５０でクロック信号ＣＬＫの切り替えが完了して分周設定信号ＧＥＡＲ＝ＧＲＥＱとなると、テーブル３５から読み出されるアクセスサイクル数ＡＣＣが減少する。 - 特許庁

To provide a photo printer having a body of which the cost is reduced by controlling a reading cycle of a plurality of photodetector elements of a line sensor and preventing saturation of a read value of each photodetector element.例文帳に追加

ラインセンサの複数の受光素子に対する読取周期を制御することにより、各受光素子の読取値が飽和するのを防止することで、本体のコストダウンを図ったフォトプリンタを提供する。 - 特許庁

Data from the second selector 112 is taken as an address to read data from a memory 116 in the first half of a cycle, and data resulting from adding one by an adder 120 is written to the memory 116 in the latter half.例文帳に追加

第２セレクタ１１２からのデータをアドレスとして周期の前半でメモリ１１６からデータを読み出し、後半で加算器１２０により１だけ加算されたデータをメモリ１１６に書き込む。 - 特許庁

An instruction code can be taken directly in an instruction decoding circuit and an execution part by using a dedicated output signal from the subprogram memory, thus instructions can be read without starting any bus cycle.例文帳に追加

サブプログラムメモリから専用の出力信号を用いて、直接、命令デコード回路や実行部に、命令コードを取り込むことを可能になるので、バスサイクルを起動せずに命令のリードを行なうことができる。 - 特許庁

Then, the frame transmitting apparatus adds a value indicative of the capacity of a frame to the accumulated capacity value every time when transmitting the frame, and subtracts the value indicative of a read capacity for each cycle from the accumulated capacity value.例文帳に追加

そして、開示のフレーム送信装置は、フレームを送信するごとに、フレームの容量を示す値を蓄積容量値に加算し、周期ごとに読出容量を示す値を蓄積容量値から減算する。 - 特許庁

Bit lines MBL1, MBL3 connected to each drain of the dummy cells D1, D3 are coupled mutually by an equalizing switch EQSA so that intermediate reference potential in a read-cycle is generated.例文帳に追加

ダミーセルＤ１，Ｄ３の各々のドレインに接続されたビット線ＭＢＬ１，ＭＢＬ３は、リードサイクルにおいて中間のリファレンス電位を生成するように、イコライズスイッチＥＱＳＡにより互いに連結される。 - 特許庁

To provide a register controller capable of controlling the data value of a register as expected even when each of plural CPU performs a read modify write cycle to the same register at any timing.例文帳に追加

複数のＣＰＵが同一のレジスタに対してどのようなタイミングでリード・モディファイ・ライトサイクルを行った場合でも、そのレジスタのデータ値が期待値通りになるように制御できるレジスタ制御装置を提供する。 - 特許庁

In the next step, idle time before a burst signal in the DQS of the read or write cycle is detected, a trigger is applied in a first part of a burst signal, and the frequency of the burst signal is measured.例文帳に追加

次のステップでは、リード又はライト・サイクルのＤＱＳ中のバースト信号の前にあるアイドル時間を検出してバースト信号の最初の部分でトリガをかけ、バースト信号の周波数を測定する。 - 特許庁

During the processing period of a rotation processing part 20 and a computing element 4 in a period 4', a data for 32-bits preceding one cycle is read from the input data part 11 and stored in a register R1 beforehand, and also an input data for 32-bits preceding one cycle is taken out from the number of settings part 13 and stored in a register R2.例文帳に追加

期間４′のローテーション処理部２０と演算器４とによる処理の期間に、予め入力データ部１１から１サイクル先行した３２ビット分のデータを読み出してレジスタＲ１に保管し、かつ設定数部１３から１サイクル先行した３２ビット分の入力データを取り出してレジスタＲ２に保管する。 - 特許庁

In the playback operation mode, when there is a change in monitoring data during a storage cycle, the changed data are read from the message database and displayed with a change-presence symbol 11 and a change time 12 on a monitoring screen 13.例文帳に追加

プレイバック動作時において、保存周期内に監視データの変化があると、その変化データはメッセージデータベースから読みだされ、監視画面１３上で、変化有シンボル１１と変化時刻１２で表示される。 - 特許庁

Reading result information related to whether bar code information has been normally read in a scanning cycle unit is stored associatively to a plurality of locations and information related to a condition set in time of the reading.例文帳に追加

走査の周期単位でバーコード情報を正常に読み取ることができたか否かに関する読取結果情報を、複数の位置及び読み取り時に設定されている条件に関する情報に対応付けて記憶する。 - 特許庁

To eliminate malfunction at the time of read-out caused by a coupling noise from a non-selection bit line being adjacent to a selected bit line without increasing chip area and an operation cycle time with respect to a semiconductor memory.例文帳に追加

半導体メモリ装置において、チップ面積及び動作サイクル時間を増大することなく、選択したビット線に隣接する非選択のビット線からのカップリングノイズによる読み出し時の誤動作を解消する。 - 特許庁

The writing of data in the write buffers 20, 21 and the read buffer 45 is permitted only in a cycle asserted by a synchronizing signal 12 for informing of the safe timing of data transfer between the clocks 10, 11.例文帳に追加

この際、ライトバッファ２０、２１、リードバッファ４５へのデータの書き込みは、クロック１０とクロック１１の間のデータの受け渡しの安全なタイミングを通知する同期信号１２のアサートされたサイクルでのみ許可される。 - 特許庁

The next characteristic point prediction part uses a current characteristic point data and a characteristic point data before two cycles on the pulse wave shape read out of the memory part in order to predict the future characteristic point after one cycle on the pulse wave shape.例文帳に追加

次期特徴点予測部は、現在の特徴点データと、記憶部から読み出した脈波波形上で２周期前までの特徴点データを使用して、脈波波形上の１周期未来の特徴点を予測する。 - 特許庁

Also, a sense amplifier reset control circuit 105 controls a sense amplifier reset circuit, so that reset of the sense amplifier 111 is finished within the time from the start of the read-out cycle to the selection of the word line.例文帳に追加

また、センスアンプリセット制御回路（１０５）は、上記読み出しサイクルの開始から上記ワード線が選択されるまでの間に上記センスアンプのリセットが完了するよう上記センスアンプリセット回路を制御する。 - 特許庁

Then, when bus use is permitted by BGRANT signals 62, the read access is activated by transferring an address to the slave 101 by using the A/D 50 of a system bus in the next cycle and the bus using right is released.例文帳に追加

そして、ＢＧＲＡＮＴ信号６２によってバス使用を許可されたら、次のサイクルでアドレスをシステムバスのＡ／Ｄ５０を用いてスレーブ１０１に転送することによりリードアクセスを起動し、バス使用権を手放す。 - 特許庁

A system also includes a means for compensating for a cycle slip lapsed during adjusting data read from a writable data storage medium and a data storage medium and then writing the data onto a recording medium.例文帳に追加

ライタブルデータ記憶媒体およびデータ記憶媒体から読み出されたデータを調節して記録媒体上へデータを書き込む間のサイクルスリップを補償するように構成された補償手段を含むシステムも開示される。 - 特許庁

Thereafter, when the address of the data actually read from the processor in a subsequent cycle matches the address of the data stored in the look-ahead cache part 20, the data is outputted from the look-ahead cache part 20 to the processor.例文帳に追加

その後、引き続くサイクルでプロセッサから実際に読み出されたデータのアドレスが、先読みキャッシュ部２０に記憶されたデータのアドレスと一致する場合、そのデータを先読みキャッシュ部２０からプロセッサに出力する。 - 特許庁

Since comparison and the generation of the address of the next memory cell can be performed in the latter half of the cycle time, the search can be completed just for the bus time of 'the number of times of repeated read of memory cells' + 'one time'.例文帳に追加

そして、サイクルタイムの後半の時間で、比較と次のメモリセルのアドレス生成を行う事ができるので、”メモリセルの繰り返しリード回数”プラス”１回”のバス時間のみで検索を終了する事ができる。 - 特許庁

The remaining amount of the rolled paper is determined based on the reading cycle of the first mark 36, and the type of the rolled paper is discriminated based on the number of the second marks 37a-37e read in the period.例文帳に追加

そして、第１のマーク３６の読み取り周期に基づいてロール紙の残量を判断するとともに、その間に読み取られる第２のマーク３７ａ〜３７ｅの数に基づいてロール紙の種類を判別する。 - 特許庁

Thereafter, when the address of data read actually from the processor in the following cycle is matched to the address of the data stored in the look-ahead cache part 30, the data are outputted from the cache part 30 to the processor.例文帳に追加

その後、引き続くサイクルでプロセッサから実際に読み出されたデータのアドレスが、先読みキャッシュ部３０に記憶されたデータのアドレスと一致する場合、そのデータを先読みキャッシュ部３０からプロセッサに出力する。 - 特許庁

In the screen read cycle, during a first illuminated exposure time, an illumination subsystem is activated during one of a plurality of activation illumination terms and concurrently, an imaging subsystem is activated at least temporarily.例文帳に追加

スクリーン読取サイクルでは、第１の照らされた露出時間の間、照明サブシステムが複数の活性化照明期間のうちの1つの間に活性化すると同時にイメージング・サブシステムは少なくとも一旦活性化する。 - 特許庁

A data transmission control switching part 18 generates the address of an image memory 12 so as to plane-successively read out image data in cyan, magenta, yellow and black when the discriminated result is the four-cycle engine and to dot- successively read out image data in cyan, magenta, yellow and black in the case of tandem engine.例文帳に追加

データ送信制御切替部(18)は、判別結果が４サイクルエンジンであったときには、シアン、マゼンタ、イエロー、ブラックの画像データを面順次で読み出すように画像メモリ(12)のアドレスを生成し、タンデムエンジンであったときにはシアン、マゼンタ、イエロー、ブラックの画像データを点順次で読み出すように画像メモリ(12)のアドレスを生成する。 - 特許庁

The write-in instruction word latency control section 140 and the read-out instruction word latency control section 160 receive respectively a write-in instruction word and a read-out instruction word outputted from a instruction word decoder 120, and output them by delaying them by (N/2) times of a cycle of a clock signal while responding to a latency control signal.例文帳に追加

書込み命令語レイテンシ制御部１４０及び読出し命令語レイテシ制御部１６０は命令語デコーダ１２０から出力される書込み命令語及び読出し命令語を各々受信し、それらを、レイテンシ制御信号に応答して、クロック信号のサイクルの（Ｎ／２）倍だけ遅延させて出力する。 - 特許庁

The electronic shutter function of a CCD image sensor 23 capable of outputting image pickup signals in an entire pixel read mode is controlled by a shutter pulse based on a field cycle in a standard television system by a timing signal generator 28 and the image pickup signals are outputted in the entire pixel read mode from the CCD image sensor 23.例文帳に追加

全画素読み出しモードで撮像信号を出力可能なＣＣＤイメージセンサ２３の電子シャッタ機能をタイミング信号発生器２８により標準テレビジョン方式におけるフィールド周期を基本とするシャッタパルスで制御して、上記ＣＣＤイメージセンサ２３から全画素読み出しモードで撮像信号を出力させる。 - 特許庁

A read processing part 410 of a HDD (Hard Disk Drive) has a noise reduction circuit 420 which calculates a plurality of integrated values of absolute values of waveforms for every cycle in each burst signal read out by a head, and outputs remaining data from which the maximum value and/or the minimum value are deleted as noise reduced data.例文帳に追加

ＨＤＤのリード処理部４１０は、ヘッドにより読み出されたバースト信号における各周期毎の波形の絶対値の積分値を複数求め、当該複数の積分値からその最大値及び／又は最小値を除いた残りをノイズ除去済データとして出力するノイズ除去回路４２０を有する。 - 特許庁

The memory interface circuit determines the delay of arrival of a data strobe signal relative to the internal clock signal by using the data strobe signal inputted in a read cycle to the DDR-SDRAM, samples arriving read data on the basis of a signal resulting from shifting the phase of the arriving data strobe signal and synchronizes the sampled read data with the internal clock signal on the basis of a determination result of arrival delay.例文帳に追加

メモリインタフェース回路は、ＤＤＲ−ＳＤＲＡＭに対するリードサイクルで入力されるデータストローブ信号を用いて内部クロック信号に対する前記データストローブ信号の到達遅延を判定すると共に、到達したデータストローブ信号の位相をシフトした信号に基づいて、到達したリードデータをサンプリングし、サンプリングしたリードデータを前記到達遅延の判定結果に基づいて前記内部クロック信号に同期化する。 - 特許庁

A clock-synchronized memory is provided with an AL setting register 132 used for setting a value (front-loaded latency) specifying a supply cycle of a read or write command, and a delay control circuit 126 for delaying internal control signals MAE, WBE by the prescribed cycle time in accordance with a value set to the AL setting register 132.例文帳に追加

クロック同期型のメモリにおいて、読出しまたは書込みコマンドの投入サイクルを指定する値（前倒しレイテンシ）を設定可能なＡＬ設定レジスタ１３２と、ＡＬ設定レジスタ１３２に設定された値に応じて所定のサイクル時間だけ内部制御信号ＭＡＥ，ＷＢＥを遅延させるための遅延制御回路１２６とを備える。 - 特許庁