「semiconductor arrayed」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

Semiconductor lasers 10 are arrayed at the exit end face of a semiconductor laser array 20 so as to form laser beams having a size X in the respective arraying directions of the semiconductor lasers narrower than the size Y in the direction perpendicular thereto, thereby, the size over the entire part of the optical system is made smaller.例文帳に追加

半導体レーザアレイ２０の出射端面に半導体レーザ１０の各々の配列方向における寸法Ｘを、この直角方向の寸法Ｙより狭い幅を持ったレーザビームを形成するように配列することにより、光学系全体の大きさを小さくすることができる。 - 特許庁

The lighting device is provided with an illumination light source 2 where a plurality of semiconductor light emitting elements 2b are arrayed in two dimensions and a parallelizing means 3 which parallelizes light beams emitted by each of the semiconductor light emitting elements 2b toward the illuminated body.例文帳に追加

複数の半導体発光素子２ｂを二次元アレイ状に配列した照明光源２と、各半導体発光素子２ｂから出射された光を被照明体へ向けて平行化する平行化手段３とを設ける。 - 特許庁

There are provided a pixel 101 containing a plurality of pixels arrayed on a semiconductor substrate, and at least one monitor pixel 106 disposed on the semiconductor substrate away from the pixel 101 in a sub-scan direction.例文帳に追加

半導体基板上に列状に配置された複数の画素を含む画素部１０１と、半導体基板上に画素部１０１から副走査方向に離れて配置された少なくとも１つ以上のモニタ画素部１０６とを具備する。 - 特許庁

A semiconductor substrate 10 comprises an image pickup area 14 in which a plurality of optical sensors are arrayed on the surface thereof, and a transparent plate 6 of the same form and the same size as the semiconductor substrate 10 in the plane view is stuck on the surface of the substrate 10.例文帳に追加

半導体基板１０は、複数の光センサーを配列した撮像エリア１４を表面に有し、この表面に、半導体基板１０と平面視において同一形状、同一サイズの透明板６が張り合わされている。 - 特許庁

A semiconductor substrate 10 comprises an image pickup area 14 in which a plurality of optical sensors are arrayed on the surface thereof, and a transparent plate 6 of the same form and the same size as the semiconductor substrate 10 in a plan view is stuck on the surface of the substrate 10.例文帳に追加

半導体基板１０は、複数の光センサーを配列した撮像エリア１４を表面に有し、この表面に、半導体基板１０と平面視において同一形状、同一サイズの透明板６が張り合わされている。 - 特許庁

To effectively use a chip surface and to increase internal cells or to make a chip compact with respect to a semiconductor integrated circuit which has input/output cell regions arrayed at peripheral parts of internal cell regions and also has pads arrayed between input/output cell region arrays and sides of the chip.例文帳に追加

内部セル領域の周辺部に入出力セル領域を配列すると共に、入出力セル領域列とチップの辺との間にパッドを配列する半導体集積回路に関し、チップ面を有効に使用し、内部セルの増大化又はチップの小型化を図る。 - 特許庁

A probe is allowed to abut on many die sites on a semiconductor wafer 508 easily by using the disclosed technique, and the probe element can be arrayed to optimize probe abutment on the whole wafer.例文帳に追加

半導体ウェーハ５０８上の多数のダイ・サイトに、開示の技法を用いて容易にプローブが当てられ、プローブ要素は、ウェーハ全体のプローブ当てを最適化するように配列可能である。 - 特許庁

This particle integrated semiconductor is formed of particle integrated bodies in which particles with quantum effect are regularly arrayed in a substantially non-contact manner.例文帳に追加

量子効果を有する微粒子を、実質的に非接触的かつ規則的に配列させた微粒子集積体からなることを特徴とする微粒子集積半導体、およびその製造法。 - 特許庁

An upper surface 15a of the semiconductor lamination 15 has a plurality of projections 19a extending along an X axis, and the plurality of projections 19a are arrayed in a direction of, for example, a Y axis.例文帳に追加

半導体積層１５の表面１５ａは、Ｘ軸の方向に延びる複数の突起１９ａを有しており、複数の突起１９ａは、例えばＹ軸の方向に配列されている。 - 特許庁

The antireflection film 30 has a transparent film 32 in contact with a light-receiving face of the semiconductor substrate 20, a plurality of metal nanoparticles 34 arrayed in two dimensions on the transparent film 32.例文帳に追加

反射防止膜３０は、半導体基板２０の受光面に接する透明膜３２と、透明膜３２の上に２次元配列して設けられた複数の金属ナノ粒子３４とを有する。 - 特許庁

Dummy wiring 50 arrayed in a plurality of numbers in a width direction extending in a wiring direction while crossing the wiring direction at a right angle are formed on a semiconductor 30 through a gate insulating film 36.例文帳に追加

配線方向に延在し、かつ配線方向に直交する幅方向に複数配列されたダミー配線５０を、半導体基板３０上にゲート絶縁膜３６を介して設ける。 - 特許庁

Processing for forming a plurality of two-dimensionally arrayed devices on the main surface side of a wafer-like semiconductor substrate is performed by using a specified processing device (step S1).例文帳に追加

特定のプロセス処理装置を用いてウエハ状の半導体基板の主面側に２次元状に配列された複数のデバイスを形成するためのプロセス処理を施す（ステップＳ１）。 - 特許庁

To provide a connection device to a semiconductor chip for transmitting a high-speed signal, having fine electrode pads arrayed with a narrow pitch, or connecting many electrode pads simultaneously.例文帳に追加

微小な電極パッドが狭ピッチに配列され、あるいは多数の電極パッドを同時に接続可能で、高速信号を伝送する半導体チップに対する接続装置を提供する。 - 特許庁

The semiconductor device includes a semiconductor chip 10 with an integrated circuit 12 formed, electrodes 14 formed on the semiconductor chip 10 arrayed in a plurality of columns and rows, a plurality of resin protrusions 20 formed on a plane where the electrodes 14 of the semiconductor chip 10 are formed, and a plurality of electric connections 30 formed on the resin protrusions 20.例文帳に追加

半導体装置は、集積回路１２が形成された半導体チップ１０と、半導体チップ１０に形成された、複数行複数列に配列された電極１４と、半導体チップ１０の電極１４が形成された面上に形成された複数の樹脂突起２０と、樹脂突起２０上に形成された複数の電気的接続部３０と、を含む。 - 特許庁

The external electrode terminals of the semiconductor device are arrayed on both the side of the package, while holding the oblong tag inbetween them; the electronic equipment is a monitoring device of the lithium ion secondary battery; and the semiconductor device is a monitoring IC provided with charging terminals, input terminals, mode terminals, the first power terminals, and the second power terminals.例文帳に追加

電子装置はリチウムイオン二次電池監視装置であり、半導体装置は外部電極端子として放電端子、充電端子、入力端子、モード端子、第１電源端子、第２電源端子を有する監視ＩＣである。 - 特許庁

In the area array type semiconductor element in which the semiconductor element, the wiring board 7 or the package 4 for the electronic part has a plurality of connecting bumps 73 arrayed in a specified pattern, the semiconductor element has the connecting bumps 73 formed of at least pairs of solder balls separated at pitches of 200 μm or less.例文帳に追加

半導体素子、配線基板７又は電子部品用パッケージ４は、所定のパターンで配列された複数の接続バンプ７３を備えるエリアアレイ型の半導体素子であって、前記半導体素子は、２００μｍ以下のピッチで離間した少なくとも一対の、半田ボールで形成された接続バンプ７３を有している。 - 特許庁

A semiconductor chip 3 is loaded on a substrate 2, the electrode 13 of the semiconductor chip 3 is electrically connected through a bonding wire 4 to terminals 9 arrayed on the surface of the substrate, and sealing resin 5 is formed on the substrate 2 so as to cover the semiconductor chip 3 and the bonding wire 4.例文帳に追加

基板２上に半導体チップ３が搭載され、半導体チップ３の電極１３が基板の表面上にアレイ状に配列した端子９にボンディングワイヤ４を介して電気的に接続され、半導体チップ３およびボンディングワイヤ４を覆うように基板２上に封止樹脂５が形成されている。 - 特許庁

The solid imaging apparatus has an imaging area where a plurality of pixels are arrayed and a control means of controlling a substrate voltage of a semiconductor substrate on the semiconductor substrate, the pixels each include a photoelectric conversion part and a conversion part which converts electric charges generated through photoelectric conversion into a pixel signal, and the substrate voltage of the semiconductor substrate is raised to suppress blooming.例文帳に追加

半導体基板に複数の画素が配列された撮像領域と半導体基板の基板電圧を制御する制御手段を有し、画素は、光電変換部と光電変換により生成された電荷を画素信号に変換する変換部とを含み、半導体基板の基板電圧を上げてブルーミングを抑制する。 - 特許庁

In this semiconductor device 10, bonding pads 20 are arrayed in a staggered shape on the main surface of a semiconductor chip 14 loaded on an insulation substrate 12 and plural stud bumps 26 are laminated as a stud bump laminated body 28 on the inner side pad 20a.例文帳に追加

本発明の半導体装置１０において、絶縁基板１２上に搭載された半導体チップ１４の主面にはボンディングパッド２０がスタッガ状に配列され、その内側パッド２０ａ上には、複数のスタッドバンプ２６がスタッドバンプ積層体２８として積層される。 - 特許庁

Forty semiconductor laser elements 3 each of which is composed of a GaN group semiconductor and has five light emitting areas 4 of 100 mW optical outputs are arrayed and stuck to each other by junction-down to constitute a bar laser having a total output of about 20 W.例文帳に追加

蓋２bの上面には、１つの素子内に、光出力１００ｍＷの発光領域４を５つ有するＧａＮ系の半導体からなる半導体レーザ素子３がジャンクションダウンで40個並列して接着され、総出力約２０Ｗのバーレーザを構成している。 - 特許庁

Material gas and carrier gas is introduced from material gas inlet holes 2a-2d arrayed in a row with respect to a rotary suscepter 4, on which a semiconductor substrate W is placed to the main face of the semiconductor substrate W in parallel as shown by the arrows A, B, C, and D.例文帳に追加

半導体基板Ｗを載置する回転式のサセプタ４に対して一列に配列された原料ガス導入孔２ａ〜２ｄから、矢印Ａ，Ｂ，Ｃ，Ｄのごとく原料ガスおよびキャリアガスを半導体基板Ｗの主面に平行に導入する。 - 特許庁

To provide a surface mount single inline semiconductor device wherein an SIP-type semiconductor device where a plurality of leads are arrayed in a line is surface mounted, being soldered to a mounting board with no tilting.例文帳に追加

複数のリードを一列に整列したＳＩＰ型の半導体装置を表面実装することができる構造にしながら、傾きを生じることなく実装基板にハンダ付けすることができる構造の表面実装型シングルインライン半導体装置を提供する。 - 特許庁

The semiconductor device is provided with a cell array in which a plurality of cells loaded with a circuit for characteristic evaluation are arrayed in a matrix shape in x and y directions on a semiconductor substrate, and the respective cells 10 are provided with symbols 11-16 indicating the respective addresses.例文帳に追加

半導体基板上に特性評価用回路を搭載した複数のセルがｘおよびｙ方向に行列状に配列されたセルアレイを備えた半導体装置であって、各セル１０にそれぞれのアドレスを表す記号１１〜１６が設けられている。 - 特許庁

A plurality of long-length projections s are arrayed on a substrate 1 so as to turn respective side faces to an inverse mesa shape and a one-conductivity type semiconductor layer 2 and an opposite-conductivity type semiconductor layer 3 are successively stacked on the substrate 1 at each long- length projection s.例文帳に追加

基板１上に複数の長尺状凸部ｓを、それぞれの側面が逆メサ形状になるように配列し、各長尺状凸部ｓにおいて、基板１上に一導電型半導体層２と逆導電型半導体層３とを順次積層して成る。 - 特許庁

The semiconductor device includes a plurality of pad groups P wherein a first data input/output pad, a first power supply pad, a second data input/output pad and a second power supply pad are arrayed in this order in an X direction.例文帳に追加

第１のデータ入出力パッド、第１の電源パッド、第２のデータ入出力パッド及び第２の電源パッドがこの順にＸ方向に配列されたパッド群Ｐを複数備える。 - 特許庁

To reduce erroneous writing in a nonselected memory cell in a semiconductor device provided with a nonvolatile memory unit including a memory array in which numerous rewritable nonvolatile memory cells are arrayed.例文帳に追加

書き換え可能な不揮発性メモリセルが多数配列されたメモリアレイを含む不揮発性記憶部を備えた半導体装置において、非選択メモリセルに生じる誤書き込みを低減することができる。 - 特許庁

The photodiodes 12 are arrayed in two dimensions on a semiconductor substrate 21, and photoelectrically convert incident light beams 51a and 51b guided by the microlenses 39 and in-layer lenses 36 into signal charges.例文帳に追加

フォトダイオード１２は、半導体基板２１に２次元に配列されて設けられ、マイクロレンズ３９，層内レンズ３６によって導かれる入射光５１ａ，ｂを信号電荷へと光電変換する。 - 特許庁

On one surface side of the package main body 110 corresponding to a principal surface of the semiconductor chip, a plurality of solder balls 120 making external electrodes are arrayed and connected with the conductor parts pulled out of the integrated circuit.例文帳に追加

半導体チップの主面に対応するパッケージ本体１１０の一面側には、外部電極となる複数のハンダボール１２０が配列され、集積回路から引き出された各導体部と接続される。 - 特許庁

Stripe electrodes 5a, 5b, 29a and 29b for the semiconductor laser are separated symetrically to the oscillation optical axis 6 of an optical resonator 7, and arrayed by electrically dividing into the plural in parallel.例文帳に追加

半導体レーザのストライプ電極５ａ、５ｂ、２９ａ、２９ｂを、光共振器７の発振光軸６に対して左右対称に離間して平行に電気的に複数に分割して配置する。 - 特許庁

To provide a radiation imaging device arrayed with semiconductor radiation detectors on a wiring board to detect separately positions with respect to a gamma-ray incident direction, and having high spatial resolution.例文帳に追加

半導体放射線検出器を配線基板上に並べてガンマ線入射方向に対して位置を分離して検出でき、しいては空間分解能の高い放射線撮像装置を提供する。 - 特許庁

The photonic crystal 4 is formed of silicon as a semiconductor material and air and is in two-dimensional cyclic structure wherein columnar bodies 41 of silicon are cyclically arrayed.例文帳に追加

フォトニック結晶４は、半導体材料であるシリコンと空気とにより形成され、シリコンからなる円柱状の柱状体４１が周期的に配列された２次元周期構造を有している。 - 特許庁

A photosensor array 3 of this biopolymer analysis support device has an insulating substrate 17, a plurality of bottom gate lines 41 arrayed mutually in parallel on the insulating substrate 17, a plurality of semiconductor films 23 arrayed on each bottom gate line 41, a plurality of top gate lines 44 opposite to each bottom gate line 41 across the semiconductor films 23, and a protection insulating film 31 covering the top gate lines 44.例文帳に追加

生体高分子分析支援装置１のフォトセンサアレイ３は、絶縁基板１７と、絶縁基板１７上に互いに平行となるよう配列された複数のボトムゲートライン４１と、各ボトムゲートライン４１の上において配列された複数の半導体膜２３と、半導体膜２３を挟んで各ボトムゲートライン４１に対向した複数のトップゲートライン４４と、トップゲートライン４４を被覆した保護絶縁膜３１と、を有する。 - 特許庁

To form an optical dot (optical scanning) on a surface to be scanned without using a mechanical optical scanning means such as a rotary polygonal mirror, by providing images on a photoreceptor surface with respective optical beams from a semiconductor laser array optical source constructed of semiconductor laser elements arrayed in a line, by using an imaging lens.例文帳に追加

列状に半導体レーザ素子を配列してなる半導体レーザアレイ光源からの各光束を結像レンズを用いて感光面上に結像せしめることにより、回転多面鏡等の機械的光走査手段を用いることなく被走査面上での光ドット形成（光走査）を行う。 - 特許庁

Bar-shaped p type thermoelectric semiconductor elements 1 and n type thermoelectric semiconductor elements 2 whose length is almost the same as the width of the polymer sheets are alternately arrayed between those two polymer sheets 7 and 8, and those respective elements are soldered to the electrodes 3 and 4 on the end part side faces so as to be serially connected.例文帳に追加

２枚の高分子シート７及び８の間に、高分子シートの幅とほぼ同じ長さの棒状のｐ型熱電半導体エレメント１及びｎ型熱電半導体エレメント２を交互に配列し、各エレメントを端部側面で電極３及び４にはんだ付けし、直列に接続する。 - 特許庁

To improve the cooling efficiency of a heat sink having cooling fins, with respect to a cooling device for a semiconductor element module, wherein the semiconductor element module having a plurality of chips arrayed in a circulation direction of a cooling water passage is mounted on a water-cooling type heat sink having the cooling water passage.例文帳に追加

冷却水通路を有する水冷型のヒートシンクに、冷却水通路での流通方向に並ぶ複数のチップを有する半導体素子モジュールが装着される半導体素子モジュールの冷却装置において、冷却フィンを有するヒートシンクでの冷却効率を向上せしめる。 - 特許庁

The epitaxial growth apparatus is the so-called slide boat type apparatus comprising a slidable slide boat 1, an n-type semiconductor growing crucible 2, and a p-type semiconductor growing crucible 3 arrayed along the moving path of the slide boat 1.例文帳に追加

このエピタキシャル成長装置は、いわゆるスライドボート型の装置であり、ほぼ水平な方向にスライド可能なスライドボート１と、このスライドボート１の移動経路に沿って並べて配置されたＮ型半導体成長用るつぼ２およびＰ型半導体成長用るつぼ３とを備えている。 - 特許庁

The compound semiconductor apparatus comprises the substrate, the spherical balls arrayed on the substrate, and the compound semiconductor thin film formed among the spherical balls and on the tops of the spherical balls and emitting UV, visible beams or light in an infrared area.例文帳に追加

本発明に係る化合物半導体装置は、基板と、前記基板上に配列された多数の球形のボールと、前記球形のボール間と前記球形のボール上部とに形成され、紫外線、可視光線または赤外線領域の光を放出する化合物半導体薄膜とを含む。 - 特許庁

To enable speedy recovery work even when a state to take out a lead frame occurs because of the deformation of that lead frame or the like, in a process for conveying the lead frames arrayed with a plurality of semiconductor chips in order and applying working treatment to the semiconductor chips.例文帳に追加

複数の半導体チップを配列したリードフレームを順番に搬送して半導体チップに対して加工処理を施す工程において、リードフレームの変形等に起因して、そのリードフレームを取り出す事態が発生した場合でも、迅速な復旧作業ができるようにする。 - 特許庁

A laser printer is provided with: the semiconductor laser array optical source 1 constructed of many semiconductor laser elements (light emitting elements) 1a arrayed in a straight line; and the imaging lens 3 to provide images not only on the photoreceptor surface 2 but also in a straight line, with the optical beams from the light emitting elements 1a respectively.例文帳に追加

このレーザプリンタ装置は多数の半導体レーザ素子（発光素子）１ａを直線状に配列してなる半導体レーザアレイ光源１と、これら各発光素子１ａからの光束を各々感光面２上にしかも直線的に結像せしめる結像レンズ３とを備えている。 - 特許庁

Respective semiconductor elements 2, 3 are arrayed in zigzag so that respective sides will not be opposed mutually as the mounting configuration of two pieces of semiconductor elements 2, 3 mounted in the same package, while respective sides of the semiconductor elements 2, 3 are arranged so as to be in parallel to the arraying direction of the external lead terminals in order to avoid the complication of the wire bonding wiring.例文帳に追加

同一パッケージ内に搭載される２個の半導体素子２，３の搭載形態として、それぞれの端辺同士が対向しないように、各半導体素子２，３を千鳥配列とし、且つワイヤボンディング配線の複雑化を回避するために半導体素子２，３の各辺が外部リード端子の配列方向に平行となるようにする。 - 特許庁

A plurality of resist materials 12 each of which is arrayed at intervals shorter than a fixed distance, the semiconductor chip 14 arranged on a substrate 11 to which the plurality of resist materials 12 are formed, and mount paste 13 being formed between the substrate 11 and the semiconductor chip 14 and bonding the substrate 11 and the semiconductor chip 14, are mounted on the substrate 11.例文帳に追加

基板１１上に、各々が所定距離以下の間隔で配列された複数のレジスト材１２と、複数のレジスト材１２が形成された基板１１上に配置された半導体チップ１４と、基板１１と半導体チップ１４との間に形成され、これら基板１１と半導体チップ１４とを接着するマウントペースト１３とを有する。 - 特許庁

A photoelectric conversion semiconductor layer 30X includes a particle layer or its sintered compact which generates a current by light absorption and in which a plurality of planar particles 31 are arrayed only in a facial direction, or includes of a particle layer or its sintered compact wherein a plurality of planar particles 31 are arrayed in a facial direction and a thickness direction.例文帳に追加

光電変換半導体層３０Ｘは、光吸収により電流を発生するものであり、複数の板状粒子３１が面方向にのみ配列した粒子層又はその焼結体、若しくは、複数の板状粒子３１が面方向及び厚み方向に配列した粒子層又はその焼結体により構成されている。 - 特許庁

To provide a wiring board wherein bonding force to be required for soldering an electrode of an electronic component such as a semiconductor device to a plurality of terminal pads arrayed on the surface of the wiring board is improved, and to provide a method of manufacturing the wiring board.例文帳に追加

半導体素子等の電子部品の電極を表面に配列された複数の端子パッドへ半田付けする際の接合力を向上させる配線基板及びその製造方法を提供する。 - 特許庁

The nonvolatile semiconductor memory device includes a memory cell array constituted in such a manner that a plurality of blocks are arrayed which comprises an aggregation of NAND cell units provided with a plurality of nonvolatile memory cells MC connected in series.例文帳に追加

不揮発性半導体記憶装置は、直列接続された複数の不揮発性メモリセルＭＣを備えたＮＡＮＤセルユニットの集合により構成されるブロックを複数個配列して構成されるメモリセルアレイを備える。 - 特許庁

To secure and maintain positional precision of a contact to facilitate assembling work, in a semiconductor device-inspecting contact aggregate wherein metal elastic bodies of thin sheet members are arrayed in skew.例文帳に追加

薄い板材の金属弾性体を斜行配列してなる半導体デバイス検査用接触子集合体において接触子の位置精度を確保して維持し、組立作業を容易にする構造を提供すること。 - 特許庁