「silicon electrode」に関連した英語例文の一覧と使い方(58ページ目) - Weblio英語例文検索

Between gate trenches 70, there are provided an emitter trench 80 having an emitter trench groove 80a that has the same depth with a gate trench groove 7a of a gate trench 70, emitter insulation film 80b formed to cover the inner surface of the emitter trench groove 80a, and emitter trench electrode 80c composed of doped poly silicon to fill the emitter trench groove 80a.例文帳に追加

ゲートトレンチ７０の間に、ゲートトレンチ７０のゲートトレンチ溝７ａと同じ深さを有するエミッタトレンチ溝８０ａと、このエミッタトレンチ溝８０ａの内表面を覆うように形成されたエミッタ絶縁膜８０ｂと、エミッタトレンチ溝８０ａを充填するようにドープドポリシリコンなどからなるエミッタトレンチ電極８０ｃとを有するエミッタトレンチ８０が設けられている。 - 特許庁

After La(O) film 11 as a cap film and a W film 12 of a metal electrode are formed on a silicon film 7 on an NMOS region and on a SiN film 9 on a PMOS region; and then heat treated to diffuse La elements of the La(O) film 11 into high-dielectric gate insulating film in NMOS region.例文帳に追加

そしてＮＭＯＳ領域上のシリコン膜７及びＰＭＯＳ領域上のＳｉＮ膜９上にキャップ膜としてのＬａ（Ｏ）膜１１及びメタル電極のＷ膜１２を形成した後、加熱処理して、Ｌａ（Ｏ）膜１１のＬａ元素をＮＭＯＳ領域の高誘電率ゲート絶縁膜に拡散させる。 - 特許庁

The sound collecting element part 20 includes a semiconductor substrate 1 made of silicon, a vibration membrane 11 provided on the semiconductor substrate 1 so that it can be vibrated, a back electrode plate 12 arranged oppositely to the vibration membrane 11 with a prescribed interval, and an opening part 1a for sound collection which penetrates the semiconductor substrate 1 in the thickness direction of the semiconductor substrate 1.例文帳に追加

また、収音素子部２０は、シリコンからなる半導体基板１と、半導体基板１上に振動可能に設けられた振動膜１１と、振動膜１１から所定の間隔を隔てて対向配置された背面電極板１２と、半導体基板１の厚み方向に半導体基板１を貫通する収音用の開口部１ａとを含んでいる。 - 特許庁

A capacitor 18 is provided with a thin plate 22, composed of p-type silicon, a metal layer 24, which is composed of platinum, formed on one side of the thin plate 22, a dielectric layer 26 formed on the other side of the thin plate 22, and an electrode film 28 formed on the dielectric layer 26.例文帳に追加

本発明に係るキャパシタ１８では、ｐ型シリコンからなる薄板２２と、該薄板２２の一方の面に形成された白金からなる金属層２４と、前記薄板２２の他方の面に形成された誘電体層２６と、該誘電体層２６上に形成された電極膜２８とを具備することを特徴としている。 - 特許庁

According to this method for manufacturing the bolometer-type infrared detection element wherein a light receiving part supported by bridge parts is formed on a silicon substrate, the process for forming the light receiving part comprises processes for sequentially forming an electrode protection layer and the bolometer layer over the electrodes, and the temperature for forming the protection layer is lower than the temperature for forming the bolometer layer.例文帳に追加

シリコン基板上にブリッジ部で支持された受光部を形成するボロメータ型の赤外線検知素子の製造方法において、受光部を形成する工程が、電極上に電極保護層、ボロメータ層を順次形成する工程を含み、かかる電極保護層の形成温度がボロメータ層の形成温度より低い。 - 特許庁

This charge coupled device, having a single layer gate electrode structure, comprises a gate insulator film 10 formed on a silicon substrate 1; a plurality of barriers 20, consisting of an insulator, formed on the gate insulator film 10; and recess gate electrodes 30, arranged between adjacent ones of the barriers 20, having side faces formed along side portions of the barriers 20.例文帳に追加

この電荷結合素子は、単層のゲート電極構造を有する電荷結合素子であって、シリコン基板１上に形成されたゲート絶縁膜１０と、ゲート絶縁膜１０上に形成された絶縁物からなる複数の隔壁２０と、隣接する隔壁２０間に配置され、隔壁２０の側部に沿って形成された側面を有する凹形状のゲート電極３０とを備えている。 - 特許庁

This device has the first panel 10 in which a discharge maintenance electrode 12 and the dielectric layer 14 are formed inside, and the second panel 20 pasted together so that a discharge space 4 is formed inside the first panel 10, and the dielectric layer 14 has a silicon oxide layer having the density not less than 6.1×10^22 atoms/cm^3.例文帳に追加

内側に放電維持電極１２と誘電体層１４とが形成された第１パネル１０と、第１パネル１０の内側に放電空間４が形成されるように張り合わされる第２パネル２０とを有し、誘電体層１４が、６．１×１０^２２atoms／cm^３以上の密度を有するシリコン酸化物層を有する。 - 特許庁

In succession, using the insulating film 9 as an etching stopper, an insulating film whose main component is silicon oxide deposited on the main surface of the semiconductor substrate 1 is etched back through an anisotropic dry etching method, whereby a side wall 10 is formed on the side wall of the gate electrode 5a so as to prevent a damage layer from being formed on the semiconductor substrate 1.例文帳に追加

これに続いて、絶縁膜９をエッチングストッパとして、半導体基板１の主面上に堆積した酸化シリコンを主成分とする絶縁膜を異方性のドライエッチングによりエッチバックすることにより、ゲート電極５ａの側壁にサイドウォール１０を形成し、半導体基板１へのダメージ層の形成を防ぐ。 - 特許庁

A mixed gas 111 of SiH4 and NH3 is introduced in the low-pressure chamber while the lower part electrode 107 is applied with a high-frequency power so that the mixed gas 111 comes ionized, so a second insulating film 112 of a silicon nitride film is deposited on the insulating film 101 including above the copper silicide layer 110, under the plasma.例文帳に追加

低圧チャンバー内にＳｉＨ_4 とＮＨ_3 との混合ガス１１１を導入すると共に下部電極１０７に高周波電力を供給して、ＳｉＨ_4 とＮＨ_3 との混合ガス１１１をプラズマ化し、該プラズマにより銅シリサイド層１１０の上を含む絶縁膜１０１の上にシリコン窒化膜からなる第２の絶縁膜１１２を堆積する。 - 特許庁

A through-hole for the formation of the through electrode is formed by etching from a surface opposite to a cavity, thus suppressing reduction in a junction area by silicon etching of a corner of a junction surface to an upper portion of a cavity sidewall at which resist cannot be formed easily when the through-hole is formed from the side of the cavity, and hence hermetically sealing a stable package.例文帳に追加

前記貫通電極形成のための貫通孔を形成する際に、キャビティーと対向面からエッチングにより形成する事によって、前記キャビティー側から前記貫通孔を形成した際の、レジストが形成しにくいキャビティー側壁上部と接合面の角部のシリコンエッチングによる接合面積の低下を抑制する事ができ、安定なパッケージの気密封止が実現できる。 - 特許庁

The semiconductor device comprises a plurality of fins 103 disposed in parallel on an embedded insulating film 102 of a silicon substrate 101, gate electrodes 104 provided on both sides of the central part of the fin 103 through a gate insulating film, and semiconductor layers 106 crystal-grown on the upper and the side surfaces of the fin 103 lying on both sides of the gate electrode 104 and connecting the adjacent fins 103.例文帳に追加

シリコン基板１０１の埋め込み絶縁膜１０２上に並置された複数のフィン１０３と、フィン１０３の中央部の両側面にゲート絶縁膜を介して設けられたゲート電極１０４と、このゲート電極１０４の両側に位置するフィン１０３部分の上面及び側面に結晶成長され、且つ隣接するフィン１０３部分間を相互接続する半導体層１０６を備える。 - 特許庁

In a semiconductor device having MIS structure where an electrode is formed on a silicon substrate through an insulating layer, the insulating layer is formed by stacking a Si3N4 film 2 whose band gap for reducing tunnel current by thermally excited electrons is not less than 4.5 eV, and a TiO2 film 3 whose permittivity for reducing tunnel current from the vicinity of a Fermi level is not less than 30.例文帳に追加

シリコン基板上に絶縁層を介して電極を形成したＭＩＳ構造を有する半導体装置において、絶縁層は、熱励起した電子によるトンネル電流を低くするバンドギャップが４．５ｅＶ以上のＳｉ_3 Ｎ_4 膜２と、フェルミ準位近傍からのトンネル電流を低くする誘電率３０以上のＴｉＯ_2 膜３とを積層した構造からなる。 - 特許庁

The hydrogen generating alloy comprises a tin-gallium alloy containing 93 atom% or less tin (not inclusive of 0 atom%), and at least one kind of a metallic element selected from a group of metallic elements having lower standard electrode potential than gallium (for example, aluminum, magnesium, silicon, and zinc) in an amount of 0.1 mass% or more with respect to the total volume of the tin-gallium alloy.例文帳に追加

スズ含有量が９３原子％以下（０原子％を含まず）のスズ−ガリウム合金に、標準電極電位がガリウムより低い金属元素（例えば、アルミニウム、マグネシウム、シリコン、亜鉛）からなる群から選ばれた少なくとも１種の金属元素を、前記スズ−ガリウム合金基準にて合計量で０．１質量％以上添加してなる水素発生用合金。 - 特許庁

The semiconductor device comprises the gate electrodes of adjacent transistors which are formed on the silicon semiconductor substrate 1; an embedded metal layer 7 which is embedded between the transistors, with one end of each of the gate electrodes 9 and 10 so arranged as to overlap the end face of the metal layer via a gate insulation film 8; and LDD regions 16 and 17 formed on the other end side of each gate electrode.例文帳に追加

シリコン半導体基板１上に形成された隣り合うトランジスタのゲート電極と、トランジスタ間に金属層を埋め込んでなり、各ゲート電極９，１０の端部がゲート絶縁膜８を介して金属層の端面に重なるように配置された埋め込み金属層７と、各ゲート電極の他端部側に形成されたＬＤＤ領域１６，１７とを備える。 - 特許庁

In the device 100, sidewalls 122 for a SAC, which is constituted of a silicon nitride film, are respectively formed on the side parts of a gate electrode 116 of the MOSFET 110 and a diffusion inhibition film 126 to inhibit hydrogen or nitrogen contained in the sidewalls 122 from diffusing to the side of the substrate 102 is formed between the sidewalls 122 and the substrate 102.例文帳に追加

半導体装置１００において，ＭＯＳＦＥＴ１１０のゲート電極１１６側部には，窒化シリコンから構成されるＳＡＣのためのサイドウォール１２２が形成されており，サイドウォール１２２とシリコン基板１０２との間には，サイドウォール１２２に含まれる水素や窒素のシリコン基板１０２側への拡散を抑止する拡散抑止膜１２６が形成されている。 - 特許庁

In the inner circuit region of the logic circuit on the semiconductor substrate 100, there is provided a second MOSFET having a second gate insulating film 115 comprising a second silicon oxide film with a relatively small film thickness, a barrier metal 116 comprising a first metal film and a second gate electrode 117 comprising a second metal film.例文帳に追加

半導体基板１００のロジック内部回路領域においては、相対的に小さい膜厚を持つ第２のシリコン酸化膜からなる第２のゲート絶縁膜１１５と、第１の金属膜からなるバリアメタル１１６と、第２の金属膜からなる第２のゲート電極１１７とを有する第２のＭＯＳＦＥＴが設けられている。 - 特許庁

In the method for fabricating a semiconductor device where an MOS transistor having a gate insulating film 15b and a capacitance element 17 having a capacitance insulating film 15a are formed on a semiconductor substrate 11, an isolation region 12 is formed on the semiconductor substrate 11 and then a lower electrode 13 of silicon having impurity concentration of about 1×10^19 cm^-3 or above is formed on the isolation region 12.例文帳に追加

半導体基板１１に、ゲート絶縁膜１５ｂを有するＭＯＳトランジスタと、容量絶縁膜１５ａを有する容量素子１７とを形成する半導体装置の製造方法は、半導体基板１１に素子分離領域１２を形成した後、素子分離領域１２上に、不純物濃度が約１×１０^19ｃｍ^-3以上のシリコンからなる下部電極１３を形成する。 - 特許庁

This electrode for a lithium secondary battery formed by accumulating a thin film made of an active material such as silicon 3 to store and discharge lithium on a current collector 1 constitutes its characteristic feature of forming irregularities on a surface of the current collector and forming cavities 4 the width of which becomes larger toward trough parts 2 of the irregularities of the surface of the current collector in the thickness direction of the thin film.例文帳に追加

リチウムを吸蔵・放出するシリコン３などの活物質からなる薄膜が集電体１上に堆積して形成されたリチウム二次電池用電極であり、集電体の表面に凹凸が形成されており、薄膜の厚み方向において集電体の表面の凹凸の谷部２に向かうにつれて幅が広くなる空隙４が形成されていることを特徴としている。 - 特許庁

The method of manufacturing the semiconductor device includes a step of forming an insulating film selected from among a group composed of an YAlO_x film, GdAlO_x film and DyAlO_x film on a silicon substrate, a step of forming a gate electrode on the insulating film, and a step of wet-etching the insulating film by using a liquid chemical of 8-9 in pH.例文帳に追加

シリコン基板の上に、ＹＡｌＯ_ｘ膜、ＧｄＡｌＯ_ｘ膜およびＤｙＡｌＯ_ｘ膜よりなる群から選ばれるいずれか１の絶縁膜を形成する工程と、この絶縁膜の上にゲート電極を形成する工程と、この絶縁膜をｐＨ８〜９の薬液を用いてウェットエッチングする工程とを有する。 - 特許庁

In the sound improving device, kingwood-made disk pieces 1 having silicon-containing sheets 4 stuck on top surfaces and a kingwood-made disk piece 2 having gold foil 7 stuck on its top surface are left for a designated time in a sealed space wherein ozone and an insulating electrode 16 sunk in a water tank are loaded with a high voltage and particlates of water produced with air supplied from an air pump 20 are scattered.例文帳に追加

上面にケイ素含有シート４を貼着した紫檀製円盤ピース１と金箔７を上面に貼着した紫檀製円盤ピース２をオゾンと水槽内に沈めた絶縁性電極１６に高電圧を負荷すると共にエアーポンプ２０から供給したエアーに伴って発生する水の微粒子を飛散させた密閉空間内に所定時間放置する。 - 特許庁

In a plasma-etching method for etching an SiN layer 104 or a silicon oxide layer formed on a substrate to be processed by plasma of processing gas with an ArF photoresist layer 102 as a mask, the processing gas contains at least CF_3I gas, and a high frequency power having a frequency of 13.56 MHz or less is applied to a lower electrode on which the substrate to be processed is mounted.例文帳に追加

被処理基板上に形成されたＳｉＮ層１０４又は酸化シリコン層を、ＡｒＦフォトレジスト層１０２をマスクとして処理ガスのプラズマによりエッチングするプラズマエッチング方法であって、処理ガスは、少なくともＣＦ_3Ｉガスを含み、被処理基板を載置する下部電極に１３．５６ＭＨｚ以下の周波数を有する高周波電力を印加する。 - 特許庁

A Pd silicide layer 7 composed of the compound of palladium and silicon is formed on the surface of the layer 2 on the bottom of the opening section 6, and a metallic electrode 10 is formed by using a metallic film 8 composed of a W film and brought into contact with the Pd silicide layer 7 on the bottom of the opening section 6 and the metallic film 9 consisting of an Al film.例文帳に追加

次いで、開口部６の底部にてエピタキシャル層２の表面にパラジウムとシリコンとの化合物からなるＰｄシリサイド層７を形成した後、Ｗ膜からなり開口部６の底部でＰｄシリサイド層７と接触する金属膜８とＡｌ膜からなる金属膜９を用いて金属電極１０を形成する。 - 特許庁

The negative electrode active substance for the nonaqueous electrolyte secondary cell which can occlude/liberate the lithium contains an inner layer, constituted of at least one type selected from among the group consisting of an alloy containing Si, Sn, Si and a Sn-containing alloy, and a surface layer formed on the inner layer and made of a silicon oxide or a tin oxide with a thickness of 0.2-1,000 nm.例文帳に追加

リチウムの吸蔵・放出が可能な非水電解質二次電池用負極活物質が、Ｓｉ、Ｓｎ、Ｓｉを含む合金、およびＳｎを含む合金よりなる群より選択される少なくとも１種で構成された内層と、内層上に形成された酸化ケイ素または酸化スズからなる厚さ０．２〜１０００ｎｍの表面層とを有する。 - 特許庁

The semiconductor storage device is provided with a capacitor lower electrode 22a including: an upper conductive layer 22f comprising Pt; a lower conductive layer 22d made of a material including Ir, silicon, and nitrogen; and an intermediate conductive layer 22e arranged between the upper/lower conductive layers 22f, 22d for adhering the upper/lower conductive layers 22f, 22d to each other.例文帳に追加

この半導体記憶装置は、Ｐｔからなる上部導電層２２ｆと、Ｉｒ、シリコンおよび窒素を含有する材料からなる下部導電層２２ｄと、上部導電層２２ｆと下部導電層２２ｄとの間に配置され、上部導電層２２ｆと下部導電層２２ｄとを密着させるための中間導電層２２ｅとを含むキャパシタ下部電極２２ａを備えている。 - 特許庁

To provide the manufacture of a semiconductor device, which can cope with micronization by enabling a thin oxide film to be formed on the surface of a silicon substrate by the same thermal oxidation process before ion implantation process for formation of source and drain diffused layers, and enabling an oxide film of sufficient thickness to secure reliability to be formed at the sidewall of a gate electrode, and the end of a gate.例文帳に追加

ソース、ドレイン拡散層形成のためのイオン注入工程前に、同一の熱酸化工程によりシリコン基板表面に薄膜の酸化膜を形成できると共に、ゲート電極側壁及びゲートエッジ端に信頼性を確保するのに十分な膜厚の酸化膜を形成できることより、微細化に対応可能な半導体装置の製造方法を提供する。 - 特許庁

To provide a method for cleaning out a semiconductor film adhering to parts, such as a tray, a carrier and an electrode part, inside a semiconductor film deposition system, particularly a silicon type thin film deposition system, while preventing the application of forces causing deformation to the surface of the parts and also to provide parts cleaning equipment for a semiconductor film deposition system, excellent in maintenance property.例文帳に追加

半導体製膜装置、特にシリコン系薄膜製膜装置の内部のトレイ、キャリア、電極部等の部品に付着した半導体膜を、その部品の面を変形させる力が加わらないように洗浄を行う方法、ならびに、メンテナンス性の良い半導体製膜装置の部品洗浄装置を提供すること - 特許庁

A polycrystalline silicon layer 150d having a source region 153d, drain region 155d, channel region 154d and lightly doped region 152d is formed in a pixel area on an insulating substrate, then two-layered gate insulating films 401, 402 are formed thereon, and then a gate electrode 124d is formed via the insulating film 401 thereon.例文帳に追加

絶縁基板上の画素部にソース領域１５３ｄ、ドレイン領域１５５ｄ、チャネル領域１５４ｄ及び低濃度ドーピング領域１５２ｄを有する多結晶シリコン層１５０ｄが形成され、その上に２層のゲート絶縁膜４０１、４０２が形成され、その上に絶縁膜４０１を介してゲート電極１２４ｄが形成される。 - 特許庁

A method of manufacturing the ferroelectric capacitor according to this invention comprises the steps of: forming a platinum film, an electrode material, on the whole surface of a silicon substrate; forming facing electrodes which are a pair of capacitor electrodes obtained by collectively etching the platinum film; and embedding the ferroelectric film, a dielectric film of the capacitor, into a portion pinched between a pair of the facing electrodes.例文帳に追加

本発明の強誘電体キャパシタの製造方法は、シリコン基板上の全面に電極材料となる白金膜を形成し、白金膜を一括エッチングして一対のキャパシタ電極となる対向電極を形成し、キャパシタの誘電体膜である強誘電体膜を一対の対向電極の間の挟まれる部分に埋め込むようにしたものである。 - 特許庁

A first low-dose ion implantation is made to a source forming region and a drain forming region located on both sides of the gate electrode, by implanting arsenic As+ or phosphorus P+ with a low concentration to a silicon substrate from a tilted direction in such a way that the impurities are doped in regions just underneath the edges of the polysilicon layer 16 (Fig. 1 (B)).例文帳に追加

ゲート電極の両側のソース形成予定領域とドレイン形成予定領域とに、ポリシリコン層１６の端部直下の領域に不純物が入り込むようにシリコン基板１０に対して斜めの方向からヒ素Ａｓ^+或いはリンＰ^+を低濃度でイオン注入して（図１（Ｂ））、１回目の低濃度イオン注入を行う。 - 特許庁

In a spectrum obtained by X-ray photoelectron spectroscopy (XPS) using the AlKα (monochromatic) ray radiated at a voltage of 15 kV and a current of 10 mA, the integrated intensity ratio of the peak arising from the 1s orbit of fluorine to the peak arising from the 2p orbit of silicon at the surface of the negative electrode active material particles is 70 or lower.例文帳に追加

電圧１５ｋＶ、電流１０ｍＡの条件で放射されるＡｌＫα（単色）線を用いるＸ線光電子分光法（ＸＰＳ）により測定されるスペクトルにおいて、負極活物質粒子表面の珪素の２ｐ軌道に起因するピークに対するフッ素の１ｓ軌道に起因するピークの積分強度比が７０以下である。 - 特許庁

By irradiating the peripheral part of the laminated film of the thin-film solar cell panel having the laminated film having a transparent electrode film, a silicon film and a metal film on a transparent substrate formed on the base layer with a laser beam oscillated from a CW laser of output power ≥200W, the laminated film is removed over the whole circumference of the peripheral part including the base layer.例文帳に追加

下地層の形成された透明基板上に、透明電極膜、シリコン膜、及び金属膜からなる積層膜を有している薄膜太陽電池パネルの積層膜の周縁部に、出力２００Ｗ以上のＣＷレーザーから発振せしめたレーザービームを照射し、周縁部の全周に亘って積層膜をその下地層を含めて除去すること。 - 特許庁

A semiconductor device includes a plurality of source diffusion layers 110 and a plurality of drain diffusion layers 111 (Fins) in the shape of rectangular parallelepiped which are formed on a substrate 100 consisting of silicon and arranged in parallel with a space therebetween, and a gate electrode 106 formed on the plurality of Fins while intersecting each Fin with a gate insulating film 105 therebetween.例文帳に追加

半導体装置は、シリコンからなる基板１００の上に形成され、それぞれ互いに間隔をおき且つ並列に配置された直方体状の複数のソース拡散層１１０及び複数のドレイン拡散層１１１（Ｆｉｎ部）と、複数のＦｉｎ部の上に、各Ｆｉｎ部と交差すると共にそれぞれゲート絶縁膜１０５を介在させて形成されたゲート電極１０６とを有している。 - 特許庁

In a semiconductor device including a contact layer, a metal interconnection and an interlayer insulating film on a semiconductor substrate having a gate electrode formed thereon, the interlayer insulating film is formed on the metal interconnection by bias-applied plasma CVD using source gas containing hydrogen atoms, and a silicon oxynitride film is provided in the underlayer of the metal interconnection and the interlayer insulating film.例文帳に追加

ゲート電極を形成した半導体基板上に、コンタクト層と、金属配線と、層間絶縁膜とを備える半導体装置であって、層間絶縁膜は、水素原子を含む原料ガスを用いて、バイアス印加したプラズマＣＶＤにより金属配線上に形成し、金属配線および層間絶縁膜の下層にシリコン酸窒化膜を有することを特徴とする。 - 特許庁

The electrostatic chuck is formed by baking an insulative ceramics and an electrode integrally, and as the insulative ceramics, a composite material is used, and it includes a first element made of at least one kind selected from magnesium oxide and magnesium spinel oxide and a second element made of silicon nitride at a combination in volume percentage of 80:20 to 30:70.例文帳に追加

絶縁性セラミックスと電極とを一体焼成した静電チャックにおいて、絶縁性セラミックスとして、酸化マグネシウムおよび酸化マグネシウムスピネルから選んだ少なくとも１種からなる第１成分と、窒化珪素からなる第２成分とを、80：20〜30：70の体積比で配合した複合材料を用いる。 - 特許庁

A source-electrode contact hole 14 and an external-connection-terminal contact hole 32 for a drain line are formed in an overcoat film 13 made of a silicon nitride by dry etching, as well as, external-connection terminal contact hole 22 is continuously formed in the overcoat film 13 and in a gate insulating film 4, respectively.例文帳に追加

ドライエッチングにより、窒化シリコンからなるオーバーコート膜１３にソース電極用コンタクトホール１４およびドレインライン用外部接続端子用コンタクトホール３２を形成し、且つ、オーバーコート膜１３およびゲート絶縁膜４にゲートライン用外部接続端子用コンタクトホール２２を連続して形成する。 - 特許庁

The semiconductor device formed on a semiconductor substrate while being isolated by an isolation region comprises a channel portion formed on the semiconductor substrate, a gate insulating film formed on the channel portion, a gate electrode formed on the gate insulating film, and a buried silicon oxide film formed only beneath the channel portion.例文帳に追加

本発明は、半導体基板に素子分離領域によって分離されて形成される半導体デバイスにおいて、前記半導体基板に形成されるチャネル部と；前記チャネル部の上に形成されるゲート絶縁膜と；前記ゲート絶縁膜上に形成されるゲート電極と；前記チャネル部の下部にのみ形成される埋め込みシリコン酸化膜とを備える。 - 特許庁

In the semiconductor device 100 where a high voltage resistance transistor 102 and a low voltage resistance transistor 104 are formed on a silicon substrate 101, gate impurity concentration of a polysilicon gate electrode film 117 of the high voltage resistance transistor 102 is set lower than that of the low voltage resistance transistor 104.例文帳に追加

シリコン基板１０１上に高耐圧トランジスタ１０２および低耐圧トランジスタ１０４が形成された半導体装置１００において、高耐圧トランジスタ１０２のポリシリコンゲート電極膜１１７のゲート不純物濃度を低耐圧トランジスタ１０４のゲート不純物濃度よりも小さくする。 - 特許庁

Using an electrolyzer 1 where a porous structure composed of the particles of a prescribed metal such as silicon is used as a cathode side electrode 3a, and further, a solid polymer electrolyte membrane 2 is inserted into a space between an anode and a cathode, the electrolysis of methanol under the electrolytic voltage of ≤10 V is made possible.例文帳に追加

カソード側電極３ａとして、シリコン等の所定の金属の粒子で構成される多孔質構造体を用いるとともに、アノードとカソードの間に固体高分子電解質膜２を挿入した電気分解装置１を用いることにより、メタノールを１０Ｖ以下の電解電圧で電気分解することが可能になった。 - 特許庁

The semiconductor device has a field effect transistor formed of a semiconductor substrate, a gate insulation film formed on the substrate and a gate electrode formed on the gate insulation film, wherein the gate insulation film contains silicon oxynitride (SiON) as a major component and the state of strain of the gate insulation film is a compression strain state.例文帳に追加

半導体基板と、前記基板上に形成されるゲート絶縁膜と、前記ゲート絶縁膜の上に形成されるゲート電極とを有する電界効果型トランジスタが形成され、前記ゲート絶縁膜が酸窒化シリコン（SiON）を主成分とし、前記ゲート絶縁膜のひずみ状態が圧縮ひずみ状態であることを特徴とする半導体装置である。 - 特許庁

The semiconductor device 100 has, on a silicon substrate 110, an N well source region 170 and an N well drain region 160 formed apart from each other, and a gate electrode 130 provided while a gate insulating film 131 formed from above the N well source region 170 toward on the N well drain region 160 is interposed therebetween.例文帳に追加

半導体装置１００は、シリコン基板１１０上に、離間して形成されたＮウェルソース領域１７０およびＮウェルドレイン領域１６０と、Ｎウェルソース領域１７０上からＮウェルドレイン領域１６０上にわたって形成されたゲート絶縁膜１３１を介して設けられたゲート電極１３０と、を備えている。 - 特許庁

A field-emission electron source 10 comprises an insulated glass substrate 11, conductive layer 8 deposited on one side of the insulated glass substrate 11, a drift layer 6 of oxidized porous polycrystalline silicon, and a surface electrode 7 formed over the strong electric field drift layer 6.例文帳に追加

電界放射型電子源１０は、ガラス基板からなる絶縁性基板１１と、絶縁性基板１１の一表面側に形成された導電性層８と、導電性層８上に形成された酸化した多孔質多結晶シリコン層からなる強電界ドリフト層６と、強電界ドリフト層６上に形成された表面電極７とを備える。 - 特許庁

In the process for fabricating a semiconductor device by forming a shallow trench isolation (STI) 12 on a silicon substrate 11 and forming a gate insulation film covering the corner part of the STI 12 in a region isolated by the STI 12, fluorine ions are implanted into a gate electrode 15 and diffused to the gate insulation film 14.例文帳に追加

シリコン基板１１上にシャロートレンチアイソレーション（ＳＴＩ）１２を形成し、このＳＴＩ１２で分離された領域にＳＴＩ１２のコーナー部を覆うゲート絶縁膜を形成する半導体装置の製造方法であって、ゲート電極１５にフッ素イオンを注入し、該フッ素イオンをゲート絶縁膜１４に拡散させる。 - 特許庁

Light not entering the escape cone of the light emitting layer 3 but radiated therefrom in the axial direction of nanocolumn is absorbed by the absorption/re-emission layer 6 and light is re-emitted from that escape cone to the outside of the nanocolumn, and thereby the rate of light being absorbed by the silicon substrate 1 or the translucent p-type electrode 5 is reduced.例文帳に追加

したがって、発光層３のエスケープコーンに入らず、該発光層３からナノコラムの軸方向に放射された光は、前記吸収・再発光層６で吸収・再発光されて、そのエスケープコーンからナノコラムの外部へ放出されるので、シリコン基板１やｐ型電極５に吸収される割合が減少する。 - 特許庁

After a process, in which a cobalt silicide film 8 which covers a source/drain diffusion layer region 7 as well as a gate electrode 4 of a polycrystal silicon is formed, there are provided process where an impurity ion is implanted in the region between the source/drain diffusion layer region and a channel region, which is thermally processed to form an SD extension 61.例文帳に追加

多結晶シリコンのゲート電極４及びソース・ドレイン拡散層領域を７覆うコバルトシリサイド膜８を形成する工程の後に、ソース・ドレイン拡散層領域とチャネル領域との間の領域に不純物イオンを注入してこれを熱処理してＳＤエクステンション６１を形成する工程を備える。 - 特許庁

To solve such problems that when silicon is used as a negative active material for a lithium secondary battery, an electrode having an active material layer 1 comprising spaces and columnar particles 6 can be formed on a current collector 5 having recessed and projecting parts on the surface by vapor deposition from the diagonal direction, but since spaces in the surface part are reduced, diffusion of lithium ions through an electrolyte is made insufficient.例文帳に追加

リチウム二次電池用負極活物質としてケイ素を用いる際に、表面に凹凸を有する集電体上５に斜め方向からの蒸着により空間と柱状粒子６から成る活物質層１を有する電極を形成することができるが、表面部分での空間が小さくなるため、電解液を介してのリチウムイオンの拡散が不十分となる。 - 特許庁