「system clock」に関連した英語例文の一覧と使い方(31ページ目) - Weblio英語例文検索

Then, the CPU executes random number circuit setting program and sets a random number maximal value a random number resetting system and the frequency of an internal clock signal or others in a random number circuit.例文帳に追加

続いて、乱数回路設定プログラムを実行して、乱数最大値、乱数更新方式及び内部クロック信号の周期などを乱数回路に設定する。 - 特許庁

To quickly attain data input and output for a shared memory by only increasing a little power consumption without making it necessary to quicken any system clock even in a low speed operation mode.例文帳に追加

低速動作モード時でもシステムクロックを高速にする必要が無く、わずかな消費電力の増加のみで高速に共有メモリへのデータ入出力を可能とする。 - 特許庁

Based on this, a power supply control microcomputer 20 stops the operation of a DC/DC converter 14 and clock oscillator 18 to bring a system control part 7 into an OFF state.例文帳に追加

電源制御マイコン２０はこれに応じて、ＤＣ／ＤＣコンバータ１４およびクロック発振器１８の動作を停止させて、システム制御部７をＯＦＦ状態にさせる。 - 特許庁

To provide a computer system that can reduce power consumption by stably stopping the operation of a CPU that generates an operating clock in a built-in PLL circuit.例文帳に追加

内蔵のＰＬＬ回路で動作クロックを生成するＣＰＵの動作を安定に停止させて消費電力を削減することのできるコンピュータシステムを提供する。 - 特許庁

To provide an optical transmission system without the need for using a band-pass filter and a PLL circuit to extract a received clock and not vulnerable to the effect of a transmitted signal pattern.例文帳に追加

受信クロックの抽出にバンドパスフィルタやＰＬＬ回路を使用することなく且つ伝送する信号パターンに影響を受けない光伝送装置を提供する。 - 特許庁

The device can operate even though the device is arranged alone but at least electric power is supplied thereto, by being provided with a radio clock and a global positioning system.例文帳に追加

また、電波時計、及びグローバルポジションニングシステムを具備する事により、電力供給さえ受けられれば単独に設置しても稼動し得る通信装置を構成する事ができる。 - 特許庁

To provide a synchronization system mounted with a plurality of ASICs to be driven with the same clock for preventing any timing error between the ASICs, and for surely transferring data.例文帳に追加

同一クロックで駆動する複数のＡＳＩＣが搭載された同期システムにおいて、ＡＳＩＣ間におけるタイミングエラーを回避し、確実にデータ転送を行えるようにする。 - 特許庁

To modulate the phase of a system clock in accordance with an eccentric component extracted from a rotation control signal when a signal is recorded in an optical disk and to suppress a jitter.例文帳に追加

光ディスクへの信号記録時に回転制御信号から抽出した偏芯成分に応じてシステムクロックを位相変調し、ジッタを抑制することを目的とする。 - 特許庁

A graphic, a clock or the like is displayed on a display screen 180 which is arranged on the front side that faces a subject side when a photographing optical system is directed toward the subject.例文帳に追加

撮影光学系を被写体に向けたときに被写体側を向く前面に配備された、画像を表示する表示画面１８０上にデザイン画や時計などを表示する。 - 特許庁

Thus, even when PCR having great jitter or frequency offset is input, a stable system clock can be generated while following the PCR jitter.例文帳に追加

これにより、大きなジッタや周波数オフセットを有するＰＣＲが入力された場合でも、ＰＣＲジッタに追従して安定したシステムクロックを生成することができる。 - 特許庁

The control analysis part is provided with a CPU (Central Processing Unit) with a clock frequency of 200MHz or more and an OS (Operating System) materializing multitasks and multiwindows.例文帳に追加

制御解析部は、クロック周波数２００ＭＨｚ以上のＣＰＵ（中央演算装置）と、マルチタスクおよびマルチウィンドウを実現するＯＳ（基本ソフト）とを備えている。 - 特許庁

To freely change a power supply voltage and a system clock frequency on a time axis by each functional block on a semiconductor integrated circuit, and to mutually exchange data.例文帳に追加

半導体集積回路上の各機能ブロックが自由に電源電圧、システムクロック周波数を時間軸において変えて、しかも、相互にデータを交換できること。 - 特許庁

The system is provided with a FER switch 245 enabling/ disabling a memory module itself and a clock terminal, an enable/disable pin 290 for using these modules.例文帳に追加

メモリ・モジュールそれ自体とクロック終端をイネーブル／ディセーブルにするＦＥＴスイッチ２４５、及びこれらのモジュールを使用するためのイネーブル／ディセーブル・ピン２９０を設ける。 - 特許庁

To provide a system LSI having the function capable of rightly reading data of an external device when performing a high-speed test with a clock signal higher in speed than in general operation.例文帳に追加

通常動作時よりも高速なクロック信号で高速試験を行う時に、外部装置のデータを正しく読み込むことができる機能を備えたシステムＬＳＩを提供する。 - 特許庁

To provide a semiconductor device capable of performing an operation test of an internal circuit such as a ROM by a simple means by using a pulse having a narrower pulse width than a system clock.例文帳に追加

ＲＯＭなどの内部回路の動作試験を簡便な手段で、システムクロックよりもパルス幅の狭いパルスなどを用いて行える半導体装置を提供する。 - 特許庁

The communication system such as a digital door phone has a clock master 101 for transmitting a packet for voice synchronization, and a terminal 103 for receiving the packet for voice synchronization.例文帳に追加

デジタルドアホン等の通信システムにおいて、音声同期用パケットを送信するクロックマスタ１０１と、音声同期用パケットを受信する端末１０３とを有する。 - 特許庁

To transmit and receive switching information for switching an extraction transmission line of a network synchronous clock to and from each communication device without using an original format in a loop type network system.例文帳に追加

ループ型ネットワークシステムにおいて、独自フォーマットを用いることなく網同期クロック抽出伝送路の切り替えのための切替情報を各通信装置間で送受する。 - 特許庁

For this embodiment, the system can reduce power consumption by scaling supplied voltage or a clock frequency to the partially allocated processors.例文帳に追加

この実施形態の場合には、システムは、部分的に割り当てられたプロセッサへの供給電圧またはクロック周波数をスケーリングすることにより電力消費を低減することができる。 - 特許庁

The decided input signal and output signal are applied to a simulation model 26 of a central processing system, and the condition of the central processing unit 21 at each clock cycle is decided.例文帳に追加

その入力信号、出力信号を、中央処理システムのシミュレーションモデル（２６）に印加し、それぞれのクロックサイクルにおける中央処理ユニット２１の状態を決定する。 - 特許庁

To automatically perform the local arrangement improvement treatment to a part where timing restriction violation occurs when the timing restriction violation occurs in a clock-system arrangement wiring.例文帳に追加

クロック系の配置配線でタイミング制約違反が発生した場合に、タイミング制約違反が発生した部分の局部的な配置改善処理を自動的に行う。 - 特許庁

To generate a stable system clock by a circuit of excellent noise characteristics while following jitter even when time information having great jitter or frequency offset is input.例文帳に追加

大きなジッタや周波数オフセットを有する時刻情報が入力された場合でも、ジッタに追従して安定したシステムクロックを、優れたノイズ特性の回路により生成する。 - 特許庁

To provide an interphone system whose radio controlled clock can receive a radio wave with high sensitivity resulting in that an interphone master unit can automatically adjust date and time information.例文帳に追加

電波時計が感度よく電波を受信することができ、その結果、インターホン親機が日時情報を自動調整することができるインターホンシステムを提供すること。 - 特許庁

For level 2, the parallel data bus 11 is controlled to use a system and data transfer is performed with doubled clock frequency of usual operation by a parallel/serial mixed transfer method.例文帳に追加

レベル２のときは、パラレルデータバス１１を１系統使用するように制御し、クロック周波数を通常の２倍にしてパラレル・シリアル混合転送方式でデータ転送を行う。 - 特許庁

To obtain an OFDM modulator that obtains an IF signal output without errors by using an OFDM clock Fclk used for an interim ground digital broadcast system.例文帳に追加

地上デジタル放送の暫定方式であるＯＦＤＭクロックＦ_ＣＬＫを使用して誤差のないＩＦ信号出力を得るＯＦＤＭ変調器の提供を目的とする。 - 特許庁

The data transmission system transmits a signal for skew adjustment instead of data and performs skew adjustment by detecting a skew amount between a clock and the data.例文帳に追加

本発明のデータ伝送システムは、スキュー調整用信号をデータの代わりに伝送し、クロックとデータとの間のスキュー量を検出する事によりスキュー調整される。 - 特許庁

The speed comparator compares generation speed of the end signal with the speed of system clock supplied from the outside, and supplies the comparison result to an operation condition control circuit 4.例文帳に追加

速度比較器は、終了信号の生成速度と外部から供給されるシステムクロックの速度とを比較し、比較結果を動作条件制御回路４へ供給する。 - 特許庁

To provide a spread spectrum clock generator circuit which automatically compensates for variations in passive component values, system gain and charge pump current in a Phase Locked Loop (PLL) circuit.例文帳に追加

位相ロックループ回路内の受動素子値およびシステム利得およびチャージポンプ電流の変動を自動的に補正するスペクトル拡散クロック発生器回路を提供する。 - 特許庁

The number of synchronizing register required for readjusting data depends on the number of infinite cycles following data (and output data strobe) relating to transition of a system clock.例文帳に追加

データを再調整するのに要求される同期化レジスタの数は、システムクロックの遷移に関連するデータ（および出力データストローブ）に付随する不定のサイクルの数による。 - 特許庁

When all the laser diodes 1-8 normally emit light, the number of revolutions of a polygon mirror, a pixel clock frequency and a system speed are set at predetermined initial values.例文帳に追加

全てのレーザダイオード１〜８が正常に発光している場合、ポリゴンミラー回転数、画素クロック周波数及びシステムスピードは所定の初期値に設定されている。 - 特許庁

To increase access speed by utilizing effectively a setup time when various input signals are inputted for a system clock with the prescribed setup time.例文帳に追加

システムクロックに対し、各種入力信号をある所定のセットアップ時間をもって入力する場合に、このセットアップ時間を有効に活用してアクセス時間の高速化を図る。 - 特許庁

The multiplexer 42 acquires the final data retained in the data retention circuit 11 in synchronization with a system clock using a path directly connected to the data retention circuit 11.例文帳に追加

マルチプレクサ４２は、データ保持回路１１に直接接続する経路を用いて、データ保持回路１１に保持される最終データをシステムクロックに同期して取得する。 - 特許庁

PARALLEL-SERIAL CONVERSION CIRCUIT, SERIAL DATA GENERATING CIRCUIT, SYNCHRONIZING SIGNAL GENERATING CIRCUIT, CLOCK SIGNAL GENERATING CIRCUIT, SERIAL DATA TRANSMISSION APPARATUS, SERIAL DATA RECEIVER, AND SERIAL DATA TRANSMISSION SYSTEM例文帳に追加

パラレル・シリアル変換回路、シリアルデータ生成回路、同期信号生成回路、クロック信号生成回路、シリアルデータ送信装置、シリアルデータ受信装置およびシリアルデータ伝送システム - 特許庁

To provide a control/monitor signal transmission system that superimposes a control signal and a monitor signal on a clock signal so as to increase a transmitted average power.例文帳に追加

本発明は、制御・監視信号伝送システムに関し、クロック信号に制御信号及び監視信号を重畳し、伝送する平均電力の大きくすることを目的とする。 - 特許庁

For example, for a CD-ROM, when an audio CD is mounted, the system clock frequency is set to be smaller compared to the case that a program CD is mounted.例文帳に追加

例えば、ＣＤ−ＲＯＭでもオーディオＣＤが装着された場合にはプログラムＣＤが装着された場合に比べてシステムクロック周波数を小さく設定する。 - 特許庁

The digital parameter adjuster communicates with one or a plurality of components of the electronic system to be tested, and add operating parameters such as a clock frequency and voltage to the components.例文帳に追加

デジタルパラメータ調整器は、被試験電子システムの１つまたは複数のコンポーネントと通信して、例えばクロック周波数・電圧などの動作パラメータを、当該コンポーネントに加える。 - 特許庁

A system monitoring section (2) acquires the job ID and the print time of a stored job, monitors a clock (3), and confirms the designated print time of each job ID.例文帳に追加

システム監視部（２）は、蓄積されたジョブのジョブＩＤと印刷時刻を取得し、時計（３）を監視し、各ジョブＩＤ毎に指定された印刷時刻であるかどうか確認する。 - 特許庁

This invention provides a method for employing the hitless switching circuit that takes clock, local, frame synchronization between the active system and the standby system and enabling a switching control panel to deviate a switching timing outputted between the active system and the standby system, thereby switching the active transmitter into the standby transmitter, without having to freeze video signal.例文帳に追加

本発明によるヒットレス切替回路は、現用系と予備系のクロック、ローカル、フレーム同期を取ることと、切替制御盤から現用系と予備系に出力する切替タイミングをずらすことによって、映像信号をフリーズすることなく、送信装置を現用系から予備系に切り替えるが可能となる方法を提供する。 - 特許庁

The forestage RAM 15 has a size calculated, according to an expression ((post-stage RAM 16 size)*8/(which of system bus bit))*(system clock period)+(DMA maximum waiting time)≤(LAN frame interval time)+(effective data extraction time of LAN controller 11)+(prestage RAM 15 size)*((LAN clock period)*(prestage RAM 15 bit number/8)).例文帳に追加

また、前段のＲＡＭ１５の大きさは、｛（後段のＲＡＭ１６のサイズ）＊８／（システムバスのビット幅）｝＊（システムクロック周期) ＋（ＤＭＡの最大待ち時間）≦（ＬＡＮフレーム間隔時間）＋（ＬＡＮコントローラ１１の有効データ抜出し時間）＋( 前段のＲＡＭ１５のサイズ) ＊｛（ＬＡＮクロック周期）＊（前段のＲＡＭ１５のｂｉｔ数／８）｝という計算式で算出される大きさとしている。 - 特許庁

To provide a digital data transmitting and receiving circuit by which two bit data are superimposed with two kinds of signals and transmitting them through a pair of transmission lines within one clock period by deforming an LVDS system and two bit data are superimposed with two kinds of signals and transmitting them through a pair of transmission lines within one clock period by deforming a TMDS system.例文帳に追加

ＬＶＤＳ方式を変形して一つのクロック周期内に２ビットのデータを、１対の伝送線に２種の信号を重畳して伝送することができ、ＴＭＤＳ方式を変形して一つのクロック周期内に２ビットのデータを、１対の伝送線に２種の信号を重畳して伝送することができるデジタルデータ送受信回路を提供する。 - 特許庁

When current time information is calculated by a system clock, and the obtained time as current time is the time earlier than the previously obtained time or substantially later than the previously obtained time, the elapsed time is found without using the current time information obtained by the system clock, and the transmission timing is adjusted using the elapsed time.例文帳に追加

現在時刻の情報をシステム時計から算出したときに、現在時刻として取得した時刻が、前回取得した時刻よりも過去の時刻場合や、前回取得した時刻よりも著しく未来の時刻の場合には、システム時計から取得した現在時刻の情報を用いずに経過時間を求め、この経過時間を用いて送信タイミングの調整を行う。 - 特許庁

To provide a clock synchronization scheme and a data transmission system for reducing the influence of jitters due to variation in a packet receiving timing in a receiver side, if a system clock of a transmitter side must be synchronized with that of the receiver side when stream data are distributed in a network having a varying passing time and a packet including time stamp information is transmitted from the transmitter side.例文帳に追加

通過時間が変動するネットワークでストリームデータを配信し、送信側からタイムスタンプ情報を含むパケットを送信し、送信側と受信側のシステムクロックを同期させる必要がある場合に、受信側でのパケット受信タイミングのばらつきによるジッタの影響を低減するクロック同期方式およびデータ伝送システムを提供すること。 - 特許庁

The information processing apparatus 102 is provided with a calculating means for calculating the offset value, between the system clock value of the apparatus 101 of transmission source of content data and the system clock value of own apparatus 102 as the transmission destination; and a recording means for recording the offset value calculated by the calculating means in the header of the content data transmitted from the apparatus 101 of transmission source.例文帳に追加

情報処理装置１０２は、コンテンツデータの送信元装置１０１のシステムクロック値と送信先である自装置１０２のシステムクロック値とのオフセット値を算出する算出手段と、送信元装置１０１から送信されたコンテンツデータのヘッダに算出手段により算出されたオフセット値を記録する記録手段と、を備える。 - 特許庁

The method and apparatus comprise a step of sending an output of a free-running counter incremented every time a double-speed clock rises for the on-chip system, to a comparator for a clock shaper logic unit, and a step of sending at least one input from a central processing unit (CPU), that is, the input specifying a desired frequency, to the comparator for the clock shaper logic unit.例文帳に追加

オンチップ・システムに対して２倍速クロックが立ち上がるたびに増分される自走カウンタの出力を、クロック整形ロジック・ユニットの比較器に送るステップと、中央処理装置（ＣＰＵ）からの少なくとも一つの入力であって所望の周波数を特定する入力をクロック整形ロジック・ユニットの比較器に送るステップとを備える方法及び装置が提供される。 - 特許庁

The streaming system includes: an encoding device generating streaming data encoded based on a clock signal outputted in a self-device; a distribution device which streaming-distributes the streaming data based on the clock signal outputted in the self-device; and a receiving device receiving the streaming data and decoding it based on the clock signal outputted in the self-device.例文帳に追加

本発明におけるストリーミングシステムは、自装置内で出力されたクロック信号に基づいて符号化したストリーミングデータを生成する符号化装置と、自装置内で出力されたクロック信号に基づいてストリーミングデータをストリーミング配信する配信装置と、ストリーミングデータを受信して自装置内で出力されたクロック信号に基づいて復号する受信装置と、を備える。 - 特許庁

A timing generation circuit 17b prepares a line pulse LP1 of a comparatively short period for driving the main display area 13 by dividing the frequency of a system clock CK and prepares also a clock signal CK2 for driving the sub-display area 14 synchronously with the pulse LP1.例文帳に追加

タイミング生成回路１７ｂは、システムクロックＣＫを分周して、前記主表示領域１３を駆動する比較的短い周期のラインパルスＬＰ１を作成するとともに、該パルスＬＰ１に同期して、副表示領域１４を駆動するクロック信号ＣＫ２を作成する。 - 特許庁