「upper layer」に関連した英語例文の一覧と使い方(96ページ目) - Weblio英語例文検索

Before the step of forming the electrode material layer 6b, a protecting layer 5 for protecting the piezoelectric film 4 is formed to cover at least a portion, where the upper electrode 6 is not formed, of the piezoelectric film 4 when etching the electrode material layer 6b, and the electrode material layer 6b is then formed to cover the protecting layer 5.例文帳に追加

電極材料層６ｂを形成する工程に先立ち、電極材料層６ｂのエッチング時に圧電膜４を保護するための保護層５を圧電膜４における少なくとも上部電極６の非形成部位を覆うようにして形成し、その後に保護層５を覆うようにして電極材料層６ｂを形成する。 - 特許庁

The manufacturing method of a semiconductor device includes the following steps: forming an insulating layer in the upper layer of a semiconductor layer; forming a conductive layer including at least any one of Ta and TaN; and etching the conductive layer using a gas containing SiCl_4 and NF_3.例文帳に追加

半導体装置の製造方法は、半導体層の上方に絶縁層を形成する工程と、前記絶縁層の上方にタンタルおよび窒化タンタルの少なくともいずれかを含む導電層を形成する工程と、ＳｉＣｌ_４とＮＦ_３とを含むガスを用いて前記導電層をエッチングする工程と、を含む。 - 特許庁

In this organic EL element 100, an element substrate 120, in which a lower electrode 102, a hole injection layer 103, a hole transport layer 104, a luminescent layer 105, an electrode transport layer 106, an electron injection layer 107, and an upper electrode 108 are formed on a support substrate 101, is sealed by a sealing film 110.例文帳に追加

有機ＥＬ素子１００では、支持基板１０１上に下部電極１０２、正孔注入層１０３、正孔輸送層１０４、発光層１０５、電子輸送層１０６、電子注入層１０７および上部電極１０８が形成されて構成された素子基板１２０が、封止膜１１０によって封止される。 - 特許庁

Further, a base formation layer 4 is formed on the n-type epitaxial growth layer 2 by epitaxial growth for example, and the base lead high concentration layer (p^+-type) 5 is formed like a stripe so as for the base formation layer to be engaged into the base formation layer 4 from the upper portion of the embedded oxide film (element isolation) 3 for deriving a base electrode.例文帳に追加

さらに、Ｎ型エピタキシャル成長層２の上には、ベース形成層４が例えばエピタキシャル成長によって形成され、埋込酸化膜(素子分離)３の上部からベース形成層４にくい込むように、ベース引出し高濃度層(Ｐ+型)５がベース電極取出しの為にストライプ状に形成されている。 - 特許庁

A first pattern is formed by a plurality of the first elements arranged in a first direction on at least one side of a laminated body formed by laminating a lower layer, a middle layer, and an upper layer, and a second pattern is formed by a plurality of the second elements arranged in a second direction on a light shielding layer constituting the middle layer.例文帳に追加

下層、中間層、上層が積層されて成る積層体の少なくとも一方の面に、第１の方向に複数配置された第１の要素によって第１の模様を形成し、中間層を構成する光遮蔽層に、第２の方向に複数配置された第２の要素によって第２の模様を形成する。 - 特許庁

In a purple-blue semiconductor laser device 100, an n-type clad layer 102, an active layer 103, a p-type clad layer 104, and a p-type contact layer 105 are formed on one surface of an n-type GaN substrate 101, and a p-type ohmic electrode 106 is formed on the upper surface of the p-type contact layer 105.例文帳に追加

青紫色半導体レーザ素子１００においては、ｎ型ＧａＮ基板１０１の一面上にｎ型クラッド層１０２、活性層１０３、ｐ型クラッド層１０４、およびｐ型コンタクト層１０５が形成され、ｐ型コンタクト層１０５の上面にｐ型オーミック電極１０６が形成されている。 - 特許庁

An SOI substrate having a three-layer structure of the conductive silicon layer/silicon oxide layer/conductive silicon layer is prepared, and inductive coupling type plasma etching for removing selectively only silicon from the upper layer is performed, and L-shaped slits S1-S4 are carved, thereby to separate the substrate into a cross-shaped member 120 and fixed members 121-124.例文帳に追加

導電性シリコン層／酸化シリコン層／導電性シリコン層の３層構造をもったＳＯＩ基板を用意し、上層からシリコンのみ選択除去可能な誘導結合型プラズマエッチングを行い、Ｌ字形スリットＳ１〜Ｓ４を掘り、十字形部材１２０と固定部材１２１〜１２４とに分離する。 - 特許庁

Rubbles are charged to the underside and side faces of the pipe P and a rubble layer in fixed thickness is built, an asphalt mixture 25 is placed on the rubble layer and a bearing layer 22 is constructed, an upper covering layer 26 is executed onto the layer 22 and a top-face protective material 28 is installed, and bearing and protection to a pipeline can be conducted.例文帳に追加

前記パイプＰの下面と側面に割石を投下して所定の厚さの割石層を構築し、その層にアスファルト混合物２５を打設して支持層２２を構築し、その上に上部被覆層２６を施工してから上面保護材２８を設けて、管路に対する支持と保護とを行い得るようにする。 - 特許庁

Subsequent to this, a second semiconductor layer 30, with a non-absorption region having a larger bandgap than that of the active layer 23, is formed so as to contact at least the inclined side surfaces of the active layer 23 in the first semiconductor layer 20, on the upper surface and the side surfaces 20F, 20R of the first semiconductor layer 20.例文帳に追加

これに続けて、第１半導体層２０の上面および傾斜した側面２０Ｆ，２０Ｒに、第１半導体層２０のうち少なくとも活性層２３の傾斜した側面に接して活性層２３よりもバンドギャップの大きな非吸収領域を有する第２半導体層３０を形成する。 - 特許庁

The optical deflection element has a substrate 11, a resin layer 8 formed on the substrate 11, an optical waveguide layer 6 formed on the resin layer 8 and provided with a core layer 4 consisting of a ferroelectric and electrodes 2 and 7a formed on at least one surface of upper and lower surfaces of the optical waveguide layer 6.例文帳に追加

基板１１と、基板１１上に形成された樹脂層８と、樹脂層８上に形成され、強誘電体よりなるコア層４を備えた光導波路層６と、光導波路層６の上面及び下面の少なくとも一方に形成された電極２、７ａと、を有することを特徴とする光偏向素子による。 - 特許庁

A semiconductor device is composed of a diffusion layer for forming a drain 9 and a source 11, a gate layer 3 formed on the diffusion layer between the drain 9 and the source 11, metallic layers 12 and 13 formed on the upper surface side of the gate layer 3, and first sidewalls 7 and 8 formed between the gate layer 3 and metallic layers 12 and 13.例文帳に追加

ドレイン９、ソース１１を形成するための拡散層と、ドレイン９とソース１１との間に位置し拡散層よりも上層のゲート層３と、ゲート層３の上面側に形成される金属層１２，１３と、ゲート層３と金属層１２，１３との間に形成される第１サイドウオール７，８とからなる。 - 特許庁

The manufacturing method of the optical waveguide component is such that it is manufactured by forming the core of a desired shape on the lower clad layer of the substrate, forming the first upper clad layer whose main component consists of silicon oxide on the lower clad layer, depositing the glass containing the dopant on the first upper clad layer, and forming the second clad layer by heating the glass to make it reflow.例文帳に追加

基板の下部クラッド層上に所望形状のコアを形成し、次いで該下部クラッド層上に主成分が酸化ケイ素からなる第一上部クラッド層を形成し、次いで該第一上部クラッド層上にドーパントを含むガラスを堆積し、これを加熱してリフローさせることにより第二クラッド層を形成し光導波路部品を製造することを特徴とする光導波路部品の製造方法。 - 特許庁

Since the upper electrode 15a is formed on the dielectric layer 14, the dielectric layer 14 can be patterned by using the upper electrode as a mask, impurities can be restrained from diffusing into the dielectric layer 14, and the dielectric layer 14 can be prevented from being exposed to etchant, developer or the like, thus providing the capacitor 10 that has the dielectric layer 14 of high quality.例文帳に追加

誘電体層１４上に上部電極１５ａが形成されることにより、この上部電極をマスクとして誘電体層１４をパターニングすることが可能となり、誘電体層１４内への不純物の拡散を抑制し、また、誘電体層１４がエッチング液、現像液等に曝される事態を防止し、高品質な誘電体層１４を備えるコンデンサ１０を提供することができる。 - 特許庁

A method for forming the upper electrode in a ferroelectric device includes processes of preparing a silicon substrate; depositing a lower electrode; depositing a ferroelectric material layer; depositing an aluminum upper electrode layer; coating the aluminum layer with photoresist; patterning and developing the photoresist layer; etching the aluminum layer; and completing the ferroelectric device.例文帳に追加

強誘電体デバイスにおいて上部電極を形成する方法は、シリコン基板を準備する工程と、下部電極を堆積する工程と、強誘電体材料の層を堆積する工程と、アルミニウム上部電極層を堆積する工程と、アルミニウム層をフォトレジストで被覆する工程と、フォトレジスト層をパターニングおよび現像する工程と、アルミニウム層をエッチングする工程と、強誘電体デバイスを完成させる工程とを包含する。 - 特許庁

In a SiC pn diode, a lower inclined plane 14 of a side surface of a mesa portion 13 extends from an upper end 14B above a diffusion position at a diffusion distance D above a junction surface 3A between an n-type drift layer 2 and a p-type layer 3 to a lower end 14A connected with an upper surface 2A of the n-type drift layer 2.例文帳に追加

このＳｉＣ ｐｎダイオードでは、メサ部１３の側面の下部傾斜面１４は、ｎ型ドリフト層２とｐ型層３との接合面３Ａから拡散距離Ｄだけ上方の拡散位置よりも上方の上端１４Ｂからｎ型ドリフト層２の上面２Ａに接続する下端１４Ａまで延在している。 - 特許庁

The mold 1 for casting the silicon having the opening hole part opened toward the upper part and the surface in the mold is provided with the inner surface releasing material layer 2 coated in the inner surface of the mold and an opening hole part releasing material layer 7 continued with the inner surface releasing material layer 2 and coated on the upper edge part 6 of the opening hole part.例文帳に追加

上方に向かって開口した開口部と鋳型内表面とを有するシリコン鋳造用の鋳型１は、鋳型内表面に被覆された内表面離型材層２と、この内表面離型材層２と連続して、開口部の上端縁部６に被覆された開口部離型材層７と、を備えている。 - 特許庁

The signal line of the matrix array substrate consists of a lower layer wiring 31 of the signal line formed simultaneously with a drain electrode 32, and an upper layer wiring 51 of the signal line (auxiliary conductive layer) formed simultaneously with a pixel electrode 52, with the layers electrically connected to each other via a contact hole 41 for signal line upper and lower layers which penetrates through an insulating film 4 between the layers.例文帳に追加

信号線は、ドレイン電極３２と同時に作成される信号線下層配線３１と、画素電極５２と同時に作成される信号線上層配線（補助導電層）５１とが、これらの間の絶縁膜４を貫く、信号線上下層間コンタクトホール４１を介して互いに導通されて成る。 - 特許庁

This floor mat 10 comprises a base layer 11, a carpet layer 12 stacked on the upper surface of the base layer 11, and a band-shaped raised part 15 having a flat part 13 and a peripheral edge part 14 surrounding the peripheral area of the flat part 13 and having at least a part of the peripheral edge part 14 raised in an upper surface direction.例文帳に追加

フロアマット１０は、ベース層１１と、このベース層１１の上面に積層されるカーペット層１２とを有しており、平坦部１３及びこの平坦部１３の周りを取り囲む周縁部１４とからなり、この周縁部１４の少なくとも一部が上面方向に隆起した帯状隆起部１５を有する。 - 特許庁

To provide a composition for forming the lower layer of a resist film which has strong absorption regarding a KrF excimer laser or the like, does not cause intermixing with the upper layer of the photoresist film, and furthermore can be simultaneously developed when the upper layer of the photoresist is developed with an alkaline developing solution and a crosslinking agent to be used in the composition.例文帳に追加

ＫｒＦエキシマレーザー等に対して強い吸収を持ち、上層のフォトレジスト膜とのインターミキシングを起こさず、さらに上層のフォトレジスト膜がアルカリ性現像液で現像される際に同時に現像されるレジスト下層膜を形成するための組成物、及び当該組成物に用いる架橋剤を提供する。 - 特許庁

Then, a diffusion prevention layer 41 is formed on the upper surface of the metal plate 48 of the vibrating plate 40 and after a lower electrode 42 is further formed, particles of a piezoelectric material are deposited by an AD method on the upper surface of the diffusion prevention layer 41 where the lower electrode 42 is formed to form the piezoelectric layer 43.例文帳に追加

次に、振動板４０の金属層４８の上面に拡散防止層４１を形成し、さらに、下部電極４２を形成した後、ＡＤ法により圧電材料の粒子を下部電極４２が形成された拡散防止層４１の上面に堆積させることにより圧電層４３を形成する。 - 特許庁

A multilayer SOI substrate having an amorphous or polycrystal semiconductor layer formed beneath an SOI layer through a gate insulation film is employed, the semiconductor layer is implanted with ions in a pattern reverse to that of an upper gate electrode, and a buried gate is formed in self- alignment with the upper gate.例文帳に追加

ＳＯＩ層下部に埋め込みゲート絶縁膜を介して構成された非晶質又は多結晶である半導体層を有する多層ＳＯＩ基板を用い、上部ゲート電極の逆パターンで上記半導体層にイオン注入を施し、埋め込みゲートを上部ゲートと自己整合の関係で構成することを特徴とする。 - 特許庁

The method includes manufacturing a laminated body in which a lower semiconductor DBR, a resonator structure including an active layer, an upper semiconductor DBR including a selectively oxidized layer etc., are laminated on a substrate; and etching the laminated body from an upper surface to form a mesa structure having at least the selectively oxidized layer exposed at a side surface.例文帳に追加

基板上に下部半導体ＤＢＲ、活性層を含む共振器構造体、被選択酸化層を有する上部半導体ＤＢＲなどが積層された積層体を作成し、該積層体を上面からエッチングし、少なくとも被選択酸化層が側面に露出しているメサを形成する。 - 特許庁

A liquid crystal display element 1 employs a structure configured such that the surface area of wall surfaces installed at predetermined intervals in liquid crystal panels of an upper layer positioned closest to an incidence side of light is larger than the surface area of wall surfaces installed at predetermined intervals in liquid crystal panels of a lower layer positioned below the liquid crystal panels of the upper layer.例文帳に追加

液晶表示素子１は、最も光の入射側に位置する上層の液晶パネル内に所定の間隔で設置される壁面の表面積が、当該上層の液晶パネルよりも下に位置する下層の液晶パネルに所定の間隔で設置される壁面の表面積よりも大きい構造を導入する。 - 特許庁

Thereafter a first conductive layer 32a electrically connected to an input terminal 34a of the impedance element 34 is formed on the upper surface of the circuit substrate 32, and a second conductive layer 36c electrically connected to the first conductive layer 32a is formed on the annular substrate 36 to extend from its undersurface to the upper surface.例文帳に追加

その上で、回路基板３２の上面に、インピーダンス変換素子３４の入力端子３４ａと導通する第１導電層３２ａを形成するとともに、環状基板３６に、第１導電層３２ａと導通する第２導電層３６ｃを、その下面から上面まで延びるように形成する。 - 特許庁

This elastic tile 10 has an upper layer part 11 joining a rubber chip via a binder, and a lower layer part 12 integrally arranged on the lower side of the upper layer part 11 and joining a mixture of the rubber chip and a resin chip including at least one of a thermoplastic urethane resin chip and a polyvinyl chloride resin chip via the binder.例文帳に追加

弾性タイル１０は、ゴムチップをバインダーを介して結合させた上層部１１と、上層部１１の下側に一体に設けられゴムチップと熱可塑性ウレタン樹脂チップ及びポリ塩化ビニル樹脂チップのうち少なくとも一方を含む樹脂チップとの混合物をバインダーを介して結合させた下層部１２と、を備える。 - 特許庁

The plasma display device includes a plasma display panel and the filter, disposed on the upper part of the plasma display panel, wherein the filter includes a grounded transparent conductive layer and an electromagnetic wave shielding film having an shielding electromagnetic conductive layer, which is formed on the upper part of the transparent conductive layer and in which a plurality of holes are formed.例文帳に追加

本発明によるプラズマディスプレイ装置は、プラズマディスプレイパネルと、前記プラズマディスプレイパネルの上部に配置されるフィルターとを備え、フィルタは、グランドに接地された透明導電層と、前記透明導電層上部に形成されて複数個のホールが形成された遮蔽用導電層を含む電磁波遮蔽膜を含む。 - 特許庁

Further, only dummy wiring and dummy plugs are arranged within the upper layer side interlayer insulating film B in the region directly under the electrode pad 70, and when a stress is applied to the electrode pad 70, the stress applied to the upper layer side interlayer insulating film B is made larger than the stress applied to the lower layer side interlayer insulating film A.例文帳に追加

また、電極パッド７０の直下域の上層側層間絶縁膜Ｂ内にはダミー配線及びダミープラグのみを配置し、電極パッド７０に応力が印加されたときに下層側層間絶縁膜Ａよりも上層側層間絶縁膜Ｂに大きな応力が印加されるようにする。 - 特許庁

An oxidation resisting film 5 composed of plural coating layers is formed on the surface of a base metal 1 of a nickel base alloy, a cobalt base alloy or the like, the upper coating layer 4 in the coating layers is composed of Al, the lower intermediate coating layer 2 is formed of Pt, and, moreover, the upper intermediate coating layer 3 is formed of Ir.例文帳に追加

ニッケル基合金やコバルト基合金等の母材１の表面に複数のコーティング層からなる耐酸化被膜５が形成され、コーティング層の上部コーティング層４がＡｌからなり、下部中間コーティング層２がＰｔで形成され、また、上部中間コーティング層３がＩｒで形成される。 - 特許庁

From this fact, the depth of a connection hole 133 connecting an upper wiring layer 137 with the substrate 101 is formed shallow, the simultaneous opening of the connection hole 133 with a connection hole 132 connecting an upper wiring layer 136 with a lower wiring layer 134 is facilitated, and the state of connection between wirings in the hole 132 and the hole 133 becomes a satisfactory.例文帳に追加

このことにより、上層配線１３７と半導体基板１０１との接続孔１３３深さが浅くなり、接続孔１３３と、上層配線１３６と下層配線１３４との接続孔１３２との同時開口が容易となり、接続孔１３２や１３３における配線間の接続状態が良好なものとなる。 - 特許庁

The cross layer module 21 transmits the target input packet rate to an upper-layer rate controller 20, and the upper-layer rate controller 20 operates a target output packet rate on the basis of the target input packet rate and uses the operated target output packet rate to control an output rate of Voice 17 and Voice 18.例文帳に追加

クロスレイヤモジュール２１は、目標入力パケットレートを上層レートコントローラ２０へ送信し、上層レートコントローラ２０は、目標入力パケットレートに基づいて、目標出力パケットレートを演算し、その演算した目標出力パケットレートを用いてＶｏｉｃｅ１７およびＶｉｄｅｏ１８の出力レートを制御する。 - 特許庁

This information processing unit comprises a hierarchical structure equipped with a keyboard 1 as hardware in the lowermost layer, equipped with a built-in controller 11 as hardware in an upper layer of the keyboard 1, and equipped with an operating system 20 and an application program 30 as software in an upper layer of the built-in controller 11 by interlaying buses.例文帳に追加

情報処理装置は、最下層にハードウェアとしてのキーボード１を備え、このキーボード１の上層にハードウェアとしての組み込みコントローラ１１を備え、さらにこの組み込みコントローラ１１の上層にバスを介してソフトウェアとしてのオペレーティング・システム２０及びアプリケーション・プログラム３０を備える階層構造からなる。 - 特許庁

In this case, the upper semiconductor layer 200 has a drain penetrating part 501, formed at the upper part of the drain region 110D of the lower semiconductor layer 100, and each of the plugs, etc. of the bit lines BL is brought into contact with each of the drain region, etc. formed in the lower semiconductor layer 100 penetrating the drain penetrating part 501.例文帳に追加

このとき、上部半導体層２００は、下部半導体層１００のドレイン領域１１０Ｄの上部に形成されるドレイン貫通部５０１を有し、ビットラインＢＬのプラグ等はドレイン貫通部５０１を貫通して下部半導体層１００に形成されたドレイン領域等に各々接触する。 - 特許庁

A load supporting area formed by the laminated rubbers 14a, 14b between the plates 12 is expanded successively in the horizontal direction from the upper layer portion to the lower layer portion, and thus, the position of center of gravity of the input load is not deviated from an effective load supporting area even when the upper layer portion of the base isolation device is largely displaced in the horizontal direction.例文帳に追加

各プレート１２間の積層ゴム１４ａ，１４ｂにより形成される荷重支持領域が上層部から下層部に向かって順次水平方向に拡大しているため、免震装置の上層部が大きく水平変位しても、入力荷重の重心位置が荷重支持有効領域から外れることはない。 - 特許庁

Afterwards, a distortion relax layer is formed by alternately forming the group III nitride compound semiconductors of the same or different compositions within two different temperature ranges so that the stress of the wafer and the upper layer can be relaxed and the occurrence of through transition can be suppressed or through transition can be extinguished on the upper epitaxial layer.例文帳に追加

こののち２つの異なる温度範囲で、同一又は異なる組成のIII族窒化物系化合物半導体を交互に形成した歪み緩和層を形成することで基板と上層との応力を緩和することができ、貫通転位の発生を抑制し、又はエピタキシャル上層で貫通転位を消滅させることが可能となる。 - 特許庁

In such a case, for example, the lower electrode is formed on a first wiring layer, the upper electrode is formed on a second wiring layer, a pair of connecting lines for parallel connecting the inductor and the variable capacitor are formed on a third wiring layer, and the upper and lower electrodes are respectively connected to a pair of connecting lines via through holes.例文帳に追加

この場合、例えば、下部電極を第１の配線層に形成し、上部電極を第２の配線層に形成し、インダクタと可変容量とを並列接続する一対の結線を第３の配線層に形成し、上部電極及び下部電極を前記一対の結線にそれぞれスルーホールを介して接続する。 - 特許庁

Accordingly, the signal line upper layer line 51 does not protrude out of a range of the signal line lower layer line 31 in the intersection part 7 so as not to cause a short circuit between the signal line upper layer line 51 and the scan line 11 even if a pinhole occurs at a position along the signal line 6 in an insulation film covering the scan line 11.例文帳に追加

したがって、交差部７において、信号線上層配線５１が信号線下層配線３１の範囲からはみ出すことがなく、走査線１１を覆う絶縁膜に、信号線６に沿った個所でピンホールが生じても、信号線上層配線５１と走査線１１との間で短絡が生じない。 - 特許庁

The solar cell is provided in order with a texture layer having an uneven texture structure on its upper surface, a lower electrode, a photoelectric conversion layer, and an upper electrode, and the texture layer contains a silicon-based polymer made mainly of silsesquioxane including a unit represented by general formula (I) (wherein R is H, a methyl group, or a phenyl group).例文帳に追加

基板上に、凹凸からなるテクスチャ構造を上面にもつテクスチャ層、下部電極、光電変換層および上部電極をこの順で有する太陽電池であって、テクスチャ層が、下記一般式（Ｉ）で表される単位を含むシルセスキオキサンを骨格として有するケイ素系ポリマーを含有する太陽電池。 - 特許庁

The MEMS device 1 is provided with an upper layer substrate 2 and a lower layer substrate 3, the upper layer substrate 2 has a rocking part 2A with movable electrodes 28 and a fixed parts 2B and 2C with fixed electrodes 29, and the rocking part 2A rocks, by applying an alternative voltage between the fixed electrodes 29 and the movable electrodes 28.例文帳に追加

ＭＥＭＳデバイス１は、上層基板２と下層基板３とを具備し、上層基板２は、可動電極２８を有する揺動部２Ａと、固定電極２９を有する固定部２Ｂ、２Ｃとを有し、揺動部２Ａは、固定電極２９と可動電極２８との間に交流電圧が印加されることによって揺動する。 - 特許庁

The whole underfloor face of an upper face of buried earth and sand 34 is provided with a banking layer 34 containing a ceramics-carbon mixture, and the upper face of the banking layer 34 is provided with a crushed stone layer 36 containing the ceramics-carbon mixture.例文帳に追加

埋土石３４の上面の床下全面には、セラミックス・炭素混合体を含有した盛土層３４が設けられ、盛土層３４の上面にセラミックス・炭素混合体を含有した砕石層３６が設けられ、砕石層３６の上面にはセラミックス・炭素混合体を含有したコンクリート層３８が設けられている。 - 特許庁

A nonmagnetic layer 20 with an element identical to a nonmagnetic element included in magnetic recording layers 18, 19 as a main component is formed at an upper portion of the magnetic recording layers; and a mask layer 21' having an opening for forming a part with a high content of nonmagnetic elements in the magnetic recording layers is formed at an upper portion of the nonmagnetic layer 20.例文帳に追加

磁気記録層１８，１９に含まれる非磁性元素と同じ元素を主成分とする非磁性層２０を磁気記録層上部に形成し、磁気記録層の非磁性元素の含有率が高い部分を形成するための開口部を有するマスク層２１′を非磁性層２０の上部に形成する。 - 特許庁

The thin film magnetic head for azimuth recording of a helical tape scan system is provided with an upper layer magnetic core and a lower layer magnetic core, and one side 37 of the magnetic pole end part 36A of the upper layer magnetic core 36 is obliquely cut so as to be parallel to the end edge of a recording track in a width direction or enter the recording track.例文帳に追加

ヘリカルテープスキャン方式のアジマス記録用の薄膜磁気ヘッドであって、上層磁気コア３３及び下層磁気コア３６を有し、上層磁気コア３６の磁極端部３６Ａの片側３７が、記録トラックの幅方向の端縁に平行にもしくは記録トラック内に入り込むように、斜めカットされて成る - 特許庁

The food packaging bag constituted of a bag upper piece part comprising a polypropylene film (A), a bag lid part and a bag lower piece part comprising a substrate sheet of which thickness is larger than that of the bag upper piece part and the bag lid part and which is constituted by forming at least a printing layer between a layer of a polypropylene film (B) and a layer of a polypropylene film (C).例文帳に追加

ポリプロピレンフィルム（Ａ）からなる袋上片部及び袋蓋部と、袋上片部及び袋蓋部の厚み以上の厚みを有し、ポリプロピレンフィルム（Ｂ）層及びポリプロピレンフィルム（Ｃ）層間に少なくとも印刷層を形成した基体シートからなる袋下片部とで構成された食品包装用袋。 - 特許庁

A value related to the density of a hair on an upper layer is calculated on the basis of a value related to the density of a hair on its lower layer and the direction of the hair, or random numbers are introduced to the value related to the density of the hair and the direction of the hair and can be used for transmittance calculation and mixing processing in the upper layer.例文帳に追加

また、下の層の毛の密度に関連する値及び毛の方向を基に上の層の毛の密度に関連する値を毛の密度に関連する値を計算したり、あるいは毛の密度に関連する値や毛の方向に乱数を導入して、上の層における透過度計算並びに混合処理に利用することができる。 - 特許庁

A refractive index adjusting layer 15 is held between a light guide plate 12 and an upper substrate 21 of a liquid crystal display panel 20.例文帳に追加

導光板１２と液晶表示パネル２０の上基板２１との間に屈折率調整層１５が挟持されている。 - 特許庁

The upper layer 35b is composed of a material containing at least one kind of the elements, each of which has a larger atomic weight than that of Si.例文帳に追加

上層３５ｂは、Ｓｉよりも単体の原子量が大きい元素を少なくとも一種類含む材料からなる。 - 特許庁