「ビットの組合せ」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

ねじ及びドライバービットとの組合せ並びにねじ製造用ヘッダーパンチ例文帳に追加

COMBINATION OF SCREW AND DRIVER BIT AND HEADER PUNCH FOR MANUFACTURING SCREW - 特許庁

その組合せは、Ｎビットの情報フィールドをＮ＋Ｍビットの第１記憶位置にロードし、Ｍビットの予約フィールドをＮ＋Ｍビットの第２記憶位置にロードする。例文帳に追加

By the combination, the information field with N bits is loaded on a first storage position of N+M bits and the reservation field with M bits is loaded on a second storage position of N+M bits. - 特許庁

いろいろなシステムでは、他の意味のないモードビットの組合せに特別な意味を与えている。例文帳に追加

Various systems attach special meanings to otherwise meaningless combinations of mode bits.  - JM

組合せ回路は固有の通信レートで発生するデータ・ビットの固有のパターンを探索する。例文帳に追加

A combination circuit searches for a specific pattern of data bits generated at a specific communication rate. - 特許庁

いじり防止ねじ及びドライバービットとの組合せ並びにいじり防止ねじ製造用ヘッダーパンチ例文帳に追加

TINKER PREVENTION SCREW, COMBINATION WITH DRIVER BIT, AND TINKER PREVENTION SCREW-MANUFACTURING HEADER PUNCH - 特許庁

分割モードによる伝送形式組合せ表示ビットの伝送装置及び方法例文帳に追加

DEVICE AND METHOD FOR TRANSMITTING TRANSMISSION MODE COMBINATION DISPLAY BIT BY DIVISION MODE - 特許庁

ＬＰＣＭ１９２／２４フォーマットを読取ることのできるプレーヤは一次ビット流と二次ビット流を組合せ、レンダリングのために複合ＬＰＣＭ１９２／２４ビットストリームを生成する。例文帳に追加

Media players capable of only reading LPCM 192/24 format can operate by rendering the primary and secondary data stream combine to create a composite LPCM 192/24 data stream for rendering. - 特許庁

入力レジスタ１０からの各データを冗長ビットエンコーダ２０で正規ビットと冗長ビットからなるペア信号としてそれぞれ冗長組合せ論理回路３０に入力し、その冗長組合せ論理回路３０から出力するペア信号の正規ビットを正転クロックＣＬＫで動作する出力レジスタに入力させる。例文帳に追加

Data from an input register 10 are inputted to a redundant combinational logic circuit 30, respectively as paired signals comprised of regular bits and redundant bits by a redundant bit encoder 20, and the regular bits of the paired signals outputted from the redundant combinational logic circuit 30 are inputted to an output register which is operated by a forward rotation clock CLK. - 特許庁

modeの指定は以下にあげるファイルタイプのうちの 1 つと、許可属性の組合せ (ビットごとの OR を使用) で行う。例文帳に追加

It should be a combination (using bitwise OR) of one of the file types listed below and the permissions for the new node.  - JM

レジスタファイルはさらに、間接アドレス指定のため論理１６ビットレジスタを提供するためレジスタの対を組合せるための手段を含む。例文帳に追加

The register file further includes a means for combining a pair of registers to provide a logical sixteen-bit register for indirect addressing. - 特許庁

更に、低ビット・カウントのアナログ・デジタル変換器のみが対数増幅器との組合せで必要となる。例文帳に追加

Furthermore, only an analog-to-digital converter for low-bit count is required, in combination with the logarithmic amplifier 240. - 特許庁

検出部は、各記録ビットを構成する磁気記録層の磁化方向の組合せを多値情報として電気的に検出する。例文帳に追加

The detector electrically detects a combination in the magnetizing direction of a magnetic recording layer to constitute each recording bit as multi-value information. - 特許庁

暗証番号判定手段５は、この指置き及び指離しを「１」「０」ビットの組合せで構成された暗証番号として判定する。例文帳に追加

A password code decision means 5 decides the finger placing and leaving as a password code composed of a combination of bits '1' and '0'. - 特許庁

ラッチは、特定のビット・パターンを検出する度に組合せ回路により発生されたパルスを捕獲する。例文帳に追加

Latches capture pulses generated by the combination circuit each time a specific bit pattern is detected. - 特許庁

そして、第２テーブルから、今回設定された検索用ビット列と検索用サムとの組合せに対応するカテゴリ値を読み出す。例文帳に追加

Then, a category value corresponding to a combination of the bit string for search established this time and the sum for search, is read out from a second table. - 特許庁

複数のビットストリーム間のダイバシティが得られ、特に、受信機における複数のデコードされたビットストリームの組合せに基づく再構成された信号の品質が、デコードされたビットストリームのいずれかに基づくものより好都合に優れている。例文帳に追加

The diversity among plural bit streams is obtained and the quality of a signal reconstituted based on the combination of the plural decoded bit streams in a receiver is conveniently excellent compared with that based on one of the decoded bit streams in particular. - 特許庁

即ち、文字フォント処理装置１によって、ベクトルフォントをビットマップフォントに変換するアルゴリズムあるいは変換結果であるビットマップフォントまたはそれらの組合せの質を定量的に判定することが可能となる。例文帳に追加

Namely, the character font processor 1 can quantitatively decide the algorithm for converting the vector font into the bit map font or the bit map font as the conversion result, or their combination. - 特許庁

不正確に決定されたデータレートを有するフレームは、非合法なレート遷移、予約ビットをチェックし、未使用のフィルタタイプビットの組合せを正当であると確認し、固定コードビット利得と線形予測係数利得との間の関係を解析することにより検出される。例文帳に追加

Frames with incorrectly determined data rates are detected by checking illegal rate transitions, reserved bits, validating unused filter type bit combinations and analyzing relationships between fixed code-book gains and linear prediction coefficient gains. - 特許庁

プレフィックスとサフィックスとの組合せからなる可変長符号を少なくとも二つ結合して、一つの出力ビット列を生成するビット列生成装置であって、少なくとも二つの可変長符号のそれぞれにおけるプレフィックスの長さとサフィックスの長さとに基づいて、各可変長符号のサフィックスの先頭ビットの出力ビット列における位置を算出する。例文帳に追加

Disclosed is a bitstream generating device which generates one output bitstream by combining at least two variable-length codes each comprising a combination of a prefix and a suffix, the bitstream generating device calculating positions of start bits of suffixes of the variable-length codes in an output bitstream based upon lengths of prefixes and lengths of suffixes of at least the two variable-length codes. - 特許庁

この変換テーブルを，現フレーム画像データの上位ビットと前フレーム画像データの上位ビットとの組合せに対応して，表示用駆動データまたはその補正値を格納しているので，変換テーブルを格納する高速メモリ回路の容量を少なくすることができる。例文帳に追加

Since this conversion table stores the display driving data or its correction value, correspondingly to the combination of the high-order bits of the present frame picture data and those of the preceding frame picture data, a high speed memory circuit for storing the conversion table can be reduced in capacity. - 特許庁

（１）偏向制御信号の出力に任意の波形の変調信号を加算する、（２）偏向制御信号の出力をランダムに出力する、（３）１ビット型（ビットストリーム型）のＤ／Ａ変換器を使用するのいずれかもしくはそれらの組合せによって荷電粒子線の偏向制御を行う。例文帳に追加

Deflection control of charged particle beams is carried out by either (1) adding modulation signal of any waveform to output of deflection control signals, (2) outputting at random output of deflection control signals, or (3) using a one-bit (one bit-stream) D/A converter, or, by a combination of those. - 特許庁

ねじ締め作業におけるドライバービットのカムアウトの発生を確実に防止し、さらに寸法の異なる複数種類のねじに対してもそれぞれ有効に適用することができるドライバービット及びねじ並びにこれらの組合せを提供する。例文帳に追加

To provide a screwdriver bit and a screw which certainly prevent the occurrence of coming out of the screwdriver bit in screwing work, and can be effectively applied to a plurality of kinds of screw with different dimensions, and a combination of those. - 特許庁

特殊ビットイメージを含む領域がＮ箇所未満のとき、例えば、特殊ビットイメージを含む領域が１箇所の場合には、基準温度として、１０２℃、１０７℃、１１０℃という通常の温度の組合せを用いて、発熱量が多く印刷速度の速い駆動モードで印刷を行う。例文帳に追加

When the regions including the special bit images are less than N parts, e.g., the area including the special big image is one part, the control part 11 carries out printing in a driving mode with a high heating value and at a fast printing speed using a combination of normal temperatures of 102°C, 107°C, 110°C as the reference temperature. - 特許庁

オフセット値生成部４は、ビットｂ０，ｂ１の決定後はビットｂ０，ｂ１の組合せに基づき、オフセット情報格納レジスタ５を参照して得られるオフセット調整値ＯＦを指示するオフセット調整信号Ｓ４を出力する。例文帳に追加

The offset value generator 4 outputs an offset adjustment signal S4 indicating an offset adjustment value OF obtained by reference to an offset information storage register 5 based upon a combination of the bits b0 and b1 after the bits b0 and b1 are determined. - 特許庁

ＳＦ及びＭＦの組合せは、ＴＢＳを有する上りリンクデータを送信する際に、付加的な物理チャンネルを必要とせず、送信効率を最大にし、パンクチャーリングされたビット数を最大にする物理チャンネルデータビットサイズに基づいて決定される。例文帳に追加

The combination of SF and MF is determined based on a physical channel data bit size that maximizes transmission efficiency and minimizes the number of punctured bits, without requiring an additional physical channel in transmitting the uplink data having the TBS. - 特許庁

トランスポートフォーマットの組合せが一時的に無効になるときに、あるアプリケーションのサービスの品質が著しく低下するのを防ぐため、移動局の各論理チャネルごとに最小ビットレートを保証するのを可能にするトランスポートフォーマットの組合せを選択する設備が存在する。例文帳に追加

Equipment is provided for selecting a combination of transport formats enabling the assurance of a minimum bit rate every channel in a mobile station to avoid deteriorating the service quality of an application when a combination of transport formats becomes invalid temporarily. - 特許庁

トグルされた場合にエネルギー消費を削減する入力符号語内のビットを判定する遷移マップとセルエネルギー限界値を超える複数の最下位ビットを判定するフラグマップとの組合せから生成されるトグルマップが、知覚可能なイメージ品質劣化を伴わずにドライバエネルギー消費を削減するために前記入力符号語のビットをトグルするためにドライバの入力符号語に適用される。例文帳に追加

A toggle map, which is generated from a combination of a transition map determining a bit in the input codeword reducing energy consumption if toggled and a flag map determining a number of least significant bits exceeding a cell energy limit value, is applied to an input codeword for the driver to toggle bits of the input codeword for reducing driver energy consumption without a perceivable image quality degradation. - 特許庁

第一のコード生成手段２１はブロックの組合せにおける特徴量の差異を用いてビットを表現して画像データ中にデータを埋め込み、第二のコード生成手段２２はデータを図形パターンの組合せとしてエンコードする。例文帳に追加

A first code generating means 21 uses a difference between feature quantities in a combination of blocks to express bits for embedding data into image data, and a second code generating means 22 encodes data as a combination of graphic patterns. - 特許庁

クロスオーバ周波数の選択は、信号をコア・コーデックで符号化する困難さの程度の測度、短期ビット・デマンドの検出及びスペクトル調性の解析又はこれらの任意の組合せを基礎とすることが可能である。例文帳に追加

The choice of crossover frequency can be based on a measure of a degree of difficulty for encoding a signal by the core codec, detection of a short-time bit demand, and the analysis of spectral tonality, or optional combinations of these. - 特許庁

この記録方式においては、４ビットの副情報が、周波数Ｆ１およびＦ２の２種類のウオブルの組合せによって記録され、また、１６Ｔ１長のウオブルによって記録される。例文帳に追加

This recording system records the sub information of 4 bits by the combination of the two-kinds of wobbles of the frequencies F1 and F2 and by the wobble of 16 T1 length. - 特許庁

選ばれた特定ビットの値の可能組合せは使用者の定義により、その相対応したタグマッピング表がマッピングしたシステムメモリーをキャッシュ可能領域またはキャッシュ不可能領域にする。例文帳に追加

The possible combinations of the values of selected specific bits make a system memory where the corresponding tag mapping table are mapped a cache possible area or a cache impossible area according to user definition. - 特許庁

直交振幅変調(QAM)は,位相と振幅の組合せがそれぞれ16個の4ビットパターンの1つを表しているアナログ信号内のディジタルデータをコード化する方式である．例文帳に追加

QAM is a method for encoding digital data in an analog signal in which each combination of phase and amplitude represents one of sixteen four bit patterns.  - コンピューター用語辞典

他方の障害監視支援装置１１ａは、バス１０からビット列を取り込み、その信号波形に基づき各種診断パラメータを検出し、その診断パラメータの組合せから障害要因を特定する。例文帳に追加

The other fault monitor support device 11a fetches a bit string from the bus 10, detects the various kinds of diagnostic parameters based on the signal waveform and specifies a fault factor from the combination of the diagnostic parameters. - 特許庁

これは、ビットマップ経由で実装された索引アクセスと、超高速順次検索および高度に圧縮されたレコードの同時プロセスとの均衡のとれた組合せからなっている。例文帳に追加

This consists of a balanced combination of indexed access, implemented via bitmaps, with an extremely high speed sequential retrieval and simultaneous process of highly compressed records.  - コンピューター用語辞典

組合せ論理回路の組を使用して、「０１０」と「１０１」のような、Ａ１及びＡ２ ＳＯＮＥＴフレーミング・バイトに現れる固有のデータ・ビット・パターンを検出する。例文帳に追加

A set of combinational logic circuits is used to detect specific data bit patterns appearing in A1 and A2 SONET framing bytes like '010' and '101'. - 特許庁

拡散係数の低減と組合せて、ビット反復（又はパンクチュアリングの減少）を用いることによって、ＴＧは所望の長さ（ＴＧＬ）に適合又は調整される。例文帳に追加

TG becomes compatible or adjusted to the desired length (TGL) by using bit repetition (or puncturing reduction) in combination with the reduction of the spreading factor. - 特許庁

拡散係数の低減と組合せて、ビット反復（又はパンクチュアリングの減少）を用いることによって、ＴＧは所望の長さ（ＴＧＬ）に適合又は調整される。例文帳に追加

In combination with reducing the spreading factor, the TG can be tailored or adjusted to its desired length (TGL) by using bit repetition (or reduction of puncturing). - 特許庁

本発明の実施例を様々に組合せることにより、ビット割当てを最適化し、信号強度スペクトル密度（ＰＳＤ）マスクを妨害することなく短いループ上で送信するために、ノッチ領域の複数ビンを使用する。例文帳に追加

A method, which is obtained by combining embodiments of this present invention variously, optimizes bit allocation and utilizes plural bins in notched areas for transmission over short loops without violating the power spectral density (PSD) mask. - 特許庁

また、このエラーはマスクビットの不正な組合せが指定されたとき(キーボードデバイスに対して DvKey が指定されているが DvAutoRepeatMode が指定されていない時)や文字列デバイスに対して不正な KeySym が指定されたときにも起こる。例文帳に追加

It may also occur if an invalid combination of mask bits is specified (DvKey but no DvAutoRepeatMode for keyboard Devices), or if an invalid KeySym is specified for a string Device. - XFree86

書き込み可能な不揮発メモリ１０に、複数桁の機能設定ビットを有する機能設定スイッチ６２の設定パターンと前記操作用スイッチＳ１〜Ｓ６の操作状態との組合せ条件に基づいて設定される機能設定内容を書き込み記憶させる。例文帳に追加

The setting pattern of a function switch 62 having the function setting bit of a plurality of digit and the function setting content set based upon combined condition with the operation status of operation switches S1 to S6 are written and stored in a writable non-volatile memory 10. - 特許庁

決定されたＴＢＳに該当する上りリンクチャンネルデータの送信のための拡散指数（ＳＦ）と変調フォーマット（ＭＦ）との組合せは、送信可能な物理チャンネルデータビットサイズとあらかじめ設定された複数のパンクチャーリング限度値とに従って選択される。例文帳に追加

A combination of a spreading factor (SF) and a modulation format (MF) for uplink channel data transmission, corresponding to the determined TBS, is selected according to transmittable physical channel data bit sizes and predetermined puncturing limit values. - 特許庁

最初のフレームでは、ＮＩＤを、その検査ビットに基づきエラー訂正してから、復号して、ＮＡＣを抽出するとともに（Ｓ２１否→Ｓ２２→Ｓ２５）、抽出ＮＡＣと受信可能性のあるＵｎｉｔＩＤとの組合せに基づきリファレンスデータを生成する（Ｓ２６）。例文帳に追加

In the first frame, the NID is subjected to error correction on the basis of its check bit and then, decoded, the NAC is extracted (S21NO→S22→S25), and reference data is generated on the basis of a combination of the extracted NAC and a UnitID having the possibility of reception (S26). - 特許庁

各プリンタ１０１〜１０４の不揮発性の記憶装置４０１〜４０４にフォームを記憶する機能を持つコントローラ機能３０１〜３０４と、展開されたビットマップを印字するプリンタエンジン機能２０１〜２０４と、複数のプリンタ１０１〜１０４を組合せて構成されている。例文帳に追加

An imaging apparatus is constituted by combining controller functions 301-304 for storing forms to nonvolatile storages 401-404 of printers 101-104, printer engine functions 201-204 for printing developed bit maps, and a plurality of the printers 101-104. - 特許庁

本駆動方法によれば、複数強度レベル及び複数発光時間の組合せによって選択されたピクセルを発光させることで、デジタルデータからアナログデータに変換要求されるビット数が減少し、要求されるレイアウト面積と消耗電力が格段に減少する。例文帳に追加

In the driving method, by making the pixel selected by a combination of a plurality of intensity levels and a plurality of light emitting periods emit light, the number of bits demanded to be converted from the digital data to analog data is reduced, and the required layout area and power consumption are remarkably reduced. - 特許庁

６４Ｍ，１６Ｍビットの各メモリＩＣの組合せであるメモリ２０のメモリマップ上の、１６ＭビットＩＣ領域を示す領域Ｎｏ．１を異種メモリ領域として、また、該メモリマップの最上位アドレスの位置に増設したメモリＩＣのアドレスをアクセス開始アドレスとして設定したＣＰＵ１９；該アクセス開始アドレスから、メモリマップ上のアドレスを生成するアドレスカウンタ１２；それが生成するアドレスに従って、６４Ｍ，１６Ｍビット各ＩＣ用の各アドレスを生成するアドレス生成１４，１５；カウンタ１２が生成するアドレスがＣＰＵ１９の領域Ｎｏ．１のとき１６Ｍビット用のアドレスに基づいて、そうでないときは６４Ｍビット用のアドレスに基づいてメモリアクセス用の制御信号を生成する領域判定１３および信号発生１８；を備える。例文帳に追加

A control signal generation logic 18 outputs an address control signal for memory access of an IC simple substance corresponding to the area designated by the means 19 based on an address generated by the generators 14 and 15 when the address produced by the counter 12 exists in the area. - 特許庁