「回路試験」に関連した英語例文の一覧と使い方(33ページ目) - Weblio英語例文検索

行および列冗長回路の救済範囲が異なる半導体装置に対して、組み合わせテーブル数を少なく抑えるための半導体装置試験方法とその装置を得ること。例文帳に追加

To obtain a test method for a semiconductor device and its device for reducing the number of combination tables for a semiconductor device in which rescue ranges of row and column rescue circuits are different. - 特許庁

ＣＰＵのデータバスの幅よりも大きなデータ幅を有するメモリに対し、テストサイクル数を増大させずに試験をすることができるメモリテスト回路を提供する。例文帳に追加

To provide a memory test circuit capable of testing a memory having a data width larger than that of a CPU data bus without increasing the number of test cycles. - 特許庁

試験用補助回路ＲＥを組み込み、コンタクト４０〜９９の変更により外部接続端子とゲート・アレイ部１１の入出力端子との接続を変更する。例文帳に追加

It incorporates a testing auxiliary circuit RE and changes the contacts 40-99 to change the connection of the outer connection terminals and the input/output terminals of the gate array 11. - 特許庁

離散的な波形データの補間により、正確な計測を行い、また、補間処理をソフトウェアにより行い試験項目や測定パラメータが変更されても回路設計を含むハードウェアの変更の必要をなくすること。例文帳に追加

To conduct an accurate measurement by interpolating discrete waveform data and to eliminate the necessity of changing hardware including circuit design by conducting the interpolation processes by software even though test items and measurement parameters are changed. - 特許庁

製造ばらつきに応じて異なる電源電圧で動作させることが可能な半導体集積回路およびその動作を保証するための試験方法を提供する。例文帳に追加

To provide semiconductor integrated circuits which can be driven by respectively different power supply voltages in accordance with manufacturing dispersion, and provide a test method for guaranteeing the operation. - 特許庁

ＲＯＭなどの内部回路の動作試験を簡便な手段で、システムクロックよりもパルス幅の狭いパルスなどを用いて行える半導体装置を提供する。例文帳に追加

To provide a semiconductor device capable of performing an operation test of an internal circuit such as a ROM by a simple means by using a pulse having a narrower pulse width than a system clock. - 特許庁

デジタル信号経路では、比較器２２４により試験信号をデジタル信号にして、デジタル出力ドライバ２２６を介してデータ・メモリ２２８及びデジタル・トリガ回路２３０に供給する。例文帳に追加

The test signal is converted into a digital signal by a comparator 224 at the distal signal route, and supplied to a data memory 228 and a digital trigger circuit 230 via a digital output driver 226. - 特許庁

半導体試験装置に適用した場合に、その使用個数を減少でき、これにより全体の回路規模を小さくでき、しかも消費電力の低減化を図ること。例文帳に追加

To reduce consumption power by reducing the number of uses and thereby lessening the circuit scale as a whole, when a timing pulse generator is applied to an apparatus for testing semiconductors. - 特許庁

演算回路３０は、無線送信された試験車両の車輪または車軸の重量と、その平均値との一方または双方を、表示する表示器３０ｂを、備えている。例文帳に追加

The arithmetic circuit 30 is provided with a display unit 30b for displaying one or both of the weight of the wheel or axle of the test vehicle transmitted by radio and its average value. - 特許庁

テスト時において、外部から基準電圧を直接入力することなく、また外部端子を増やすことなく、内部回路に対するスクリーニング試験が可能な半導体記憶装置を提供する。例文帳に追加

To provide a semiconductor memory device in which screening for an internal circuit can be performed without inputting directly reference voltage from the outside and without increasing the number of external terminals. - 特許庁

また、参照電圧および検証電圧を算出するプログラム試験回路によっても、半導体メモリの製造後に参照電圧および検証電圧を設定できる。例文帳に追加

Also, reference voltage and verification voltage can be set, after a semiconductor memory is manufactured, also by a program test circuit for calculating reference voltage and verification voltage. - 特許庁

ラッチ回路を記憶素子とする半導体記憶装置であって、簡易な構成及び方法により容易かつ確実に製造テストを実施することのできる半導体記憶装置とその試験方法を提供する。例文帳に追加

To provide a semiconductor memory device and its test method which can perform a manufacturing test easily and surely by simple constitution and method in a semiconductor memory device making a latch circuit a storage element. - 特許庁

温度サイクル試験に伴う半田製導電体の変形を抑制することができ、高い接続信頼性を維持することのできる両面回路基板を提供する。例文帳に追加

To provide a double-sided circuit board that can suppress the deformation of a conductor made of solder due to a temperature cycle test, and can maintain high connection reliability. - 特許庁

接続試験時に、複数の入力端子で受けた並列の入力パターンを、出力端子から順次に出力する直列の出力パターンに変換する変換回路１０を備えた。例文帳に追加

A conversion circuit 10 is provided for converting parallel input patterns received by plural input terminals to series output patterns outputted successively from an output terminal. - 特許庁

テスター２４は、一連の試験の後に、判定出力回路の出力信号のみに基づいて半導体装置２０の良品判定を行うことができる。例文帳に追加

A tester 24 judges whether the semiconductor device 20 is good or not on the basis of only the output signal of the judgment output circuit after a series of tests. - 特許庁

平均電圧算出回路２６は実装部１上で特定された複数の被検査デバイスに印加された試験電圧Ｖについて平均電圧Ｖａｖｅを算出する。例文帳に追加

An average voltage calculation circuit 26 calculates an average voltage Vave on the test voltage V applied to the plurality of inspection devices specified on the mounting part 1. - 特許庁

処理回路561-564は、ポスト取込み動作モードにて蓄積されたデジタル・サンプルを試験し、所定イベントに関するデータを含んだメモリ記憶位置の範囲を指示する。例文帳に追加

Processing circuits 561-564 each tests the digital sample stored in a post capturing operation mode, and designates the range of a storing position of the memory including the data regarding a predetermined event. - 特許庁

リレー切替検査システム１０００中のスキャン信号発生回路４０は、複数の入力ノードに与えるための複数の試験信号を生成する。例文帳に追加

A scanning signal generating circuit 40 in the relay switching inspection system 1000 generates a plurality of test signals for giving a plurality of input nodes. - 特許庁

無線通信における受信機の受信タイミングの適正さを試験するために送信機の送信タイミングに所望の送信ジッタを付加する送信タイミング可変回路の提供。例文帳に追加

To provide a transmission timing variable circuit which adds desired transmission jitters to the transmission timing of a transmitter for testing propriety of reception timing of a receiver in the radio communication. - 特許庁

電子回路の動作の確認や検証試験を容易にかつコストをかけずに行える間欠的に多様な非連続信号を出力する信号発生装置を提供する。例文帳に追加

To provide a signal generating device which intermittently outputs a variety of discrete signals for easily performing confirmation operation of an electronic circuit or a verification test without extra costs. - 特許庁

アドレスラッチ動作とコマンド入力に応じた内部動作とを切り分け、内部回路の動作マージンを試験できる半導体記憶装置を提供する。例文帳に追加

To provide a semiconductor memory device capable of testing the operation margin of an internal circuit while separating address latch operation from internal operation according to a command input. - 特許庁

制御ＣＰＵ１は、試験信号を、ＪＴＡＧ規格に対応したＳＤＩ端子から分配回路１０を介して被検査基板２に入力し、治具３からの信号をＳＤＯ端子から入力する。例文帳に追加

A control CPU 1 inputs a test signal to the board under test 2 through a distribution circuit 10 from a JTAG-standard-ready SDI terminal and inputs a signal from a jig 3 from its SDO terminal. - 特許庁

データ圧縮方法は、システムオンチップ回路内の複数のコアの等価コアを取得するステップと、線形フィードバックシフトレジスタ（ＬＦＳＲ）の再シード（reseeding）を等価コアの試験データの圧縮に適用するステップと、を有する。例文帳に追加

The test data compression method comprises a step for acquiring equivalent core of plural cores in the System-on Chip circuit, and a step for applying reseeding of linear feedback shift register (LFSR) for test data compression of the equivalent core. - 特許庁

被測定波形のジッタを短時間で高い精度をもって測定することができるジッタ測定装置及び方法並びに半導体集積回路試験装置を提供する。例文帳に追加

To provide an equipment and a method for measuring the jitters of a waveform to be measured in a short time with high precision, and a semiconductor integrated circuit tester. - 特許庁

被試験対象のアナログ回路におけるテストプログラムのシミュレーションを行えるテスタシミュレーション装置及びテスタシミュレーション方法を実現することを目的にする。例文帳に追加

To provide a tester simulation device and a tester simulation method capable of performing simulation of a test program in an analog circuit as a test object. - 特許庁

レート信号が高速になった場合でも、タイミングエッジ発生回路のタイムラグの影響を抑制して、試験速度の高速化を図ることを目的とする。例文帳に追加

To accelerate a testing speed by suppressing influences of a time-lag in a timing edge generation circuit even when a rate signal becomes fast. - 特許庁

第１の回路部１１の試験モード時印加手段１１ｂは、第１のコネクタ１１ａの特定の端子に２値の論理レベルの電圧を交互に複数回印加する。例文帳に追加

An applying means 11b in the testing mode of a first circuit part 11 applies binary logic level voltage to a specific terminal of a first connector 11a alternately multiple times. - 特許庁

等価試験装置内の電子回路による演算を、微小サンプリング時間間隔ΔT毎にオイラー法と後退オイラー法を交互に行うものである。例文帳に追加

At the time of performing an arithmetic operation by an electronic circuit in an equivalence testing device, an Euler method and a backward Euler method are alternately performed in each micro-sampling time interval ΔT. - 特許庁

本発明は、１つの試験回路２３Ａに、テスト波形の生成手段２５Ａ、２５Ｂ、２９、応答波形の判定手段３０Ａ、３０Ｂ、３１Ａ、３１Ｂを２系統設けて処理する。例文帳に追加

Processing is performed by providing two systems of test waveform generation means 25A, 25B, 29, and two systems of response waveform determination means 30A, 30B, 31A, 31B with each test circuit 23A. - 特許庁

任意の最大値アドレスに対応した桁上げ信号を発生させ、任意の最大値アドレスを有するメモリの試験を可能にするアドレスパターン発生回路を提供する。例文帳に追加

To provide an address pattern generation circuit in which a carry signal corresponding to the arbitrary maximum value address is generated and a test of a memory having the arbitrary maximum value address can be performed. - 特許庁

信号出力を行う複数の出力バッファ２_1〜２_nとこれらの出力に対応して設けられた出力パッド３_1〜３_nとの間に試験回路１を備える。例文帳に追加

The semiconductor device comprises a test circuit 1 provided between a plurality of output buffers 2_1-2_n for outputting signals and corresponding output pads 3_1-3_n. - 特許庁

透析型人工腎臓装置承認基準のうち、透析液供給部及び透析液回路の品質及び試験法 １（２）を満足し、かつ、耐衝撃性、透明性、成形性に優れた人工透析用部材を提供する。例文帳に追加

To provide a member for artificial dialysis which satisfies the quality and a testing method 1(2) of a dialysate supply part and a dialysate circuit among dialysis type artificial kidney apparatus permission references and which is excellent in impact resistance, transparency and molding property. - 特許庁

加速試験の全温度範囲において十分なバーンインテストを実施することができる参照電圧発生回路およびそれを用いた半導体記憶装置を実現する。例文帳に追加

To obtain a reference voltage generation circuit and a semiconductor storage apparatus using the same which are capable of performing a sufficient burn-in test in a whole temperature range of acceleration test. - 特許庁

内蔵されたクロックジェネレータの出力クロック周波数の変動をＬＳＩチップ外部でデジタルテスタにより容易に試験できる半導体集積回路を提供する。例文帳に追加

To provide a semiconductor integrated circuit which enables easy testing of variation in an output clock frequency of a built-in clock generator, outside an LSI chip, by a digital tester. - 特許庁

ユーザデータ領域に加えて、ＩＤ領域とチェックサム領域を有するＲＯＭを一括して試験することができるメモリテスト回路を提供する。例文帳に追加

To provide a memory test circuit capable of testing ROMs having ID and checksum areas in addition to user data areas altogether. - 特許庁

処理回路１５は、電流の検出のために少なくとも１つの極性試験電流パルスを射出することにより、照明システム３の接続方向の自動検出を行う。例文帳に追加

A processing circuit 15 automatically detects a connection direction of the illumination system 3 by emitting at least one polarity test current pulse for detecting a current. - 特許庁

バーンイン試験時に被検査回路部品に供給される駆動信号のローレベルを、所望のレベルに調節することのできる安価なバーンイン装置を提供する。例文帳に追加

To provide an inexpensive burn-in apparatus capable of adjusting a low level of drive signals supplied for circuit parts to be inspected to a desired level at burn-in tests. - 特許庁

各試験装置とテストボードとの間の信号処理を行う通信信号変換回路とを備えたことにより、複数のウエハダイを同時に正確に検査することができる。例文帳に追加

A communication signal conversion circuit for signal processing between each test device and a test board is provided, whereby a plurality of wafer dies can be simultaneously and correctly inspected. - 特許庁

具体的には、製品出荷前試験で行う過消去セルのチェックの判定基準を、通常使用中に行う過消去セルのチェックの判定基準よりも厳しく設定するように切り換える回路３５を備えている。例文帳に追加

More concretely, a switch circuit 35 is provided to switch the check criterion for the over erased cell before the delivery to a severer one than the check in usual use. - 特許庁

半田ボールを有する半導体装置を回路基板上に実装した実装構造において、温度サイクル試験による寿命が長く、接合信頼性を高めることができるようにする。例文帳に追加

To provide a packaging method that ensures long life in a temperature cycle test and improves junction reliability in a structure where semiconductor devices with solder balls have been mounted on a circuit board. - 特許庁

バーンイン試験時において、センスアンプ回路ＳＡにおけるトランジスタの基板電圧をＰＭＯＳ基板電圧生成部１００およびＮＭＯＳ基板電圧生成部１１０でそれぞれ切替える。例文帳に追加

In a burn-in test, a PMOS substrate voltage generating part 100 and an NMOS substrate voltage generating part 110 switch the substrate voltage of a transistor in a sense amplifier circuit SA. - 特許庁

このため、専用端子及び第１端子に所定のレベルを供給した状態で、スイッチ回路に流れる電流を測定することで、各半導体チップ毎に、半導体チップの端子と外部端子との接続試験を実施できる。例文帳に追加

Consequently, a connection test between the terminal of a semiconductor chip and the external terminal can be performed on each semiconductor chip by measuring a current flowing through the switch circuit while supplying a predetermined level to the dedicated terminal and the first terminal. - 特許庁

診断プログラムを実行することにより短時間で不良箇所を特定するとともに、不良箇所よりも後段の回路に対しても動作確認を行うことが可能な半導体試験装置を提供する。例文帳に追加

To provide a semiconductor tester capable of pinpointing the faulty points in a short time, by executing a diagnostic program and also performing operation check to latter stages of circuit from the faulty points. - 特許庁

複数のテスト項目で構成される集積回路のテストに於いて、総テスト時間が最短となるテスト項目の試験順序を短時間で容易に求める手法を提供する。例文帳に追加

To provide a method for obtaining a test order of test items easily in a short time, by which the total test time becomes shortest, in an integrated circuit test constituted by plural test items. - 特許庁

バイアス安定化スイッチング素子のオン，オフによって該電圧蓄積回路の端子間電圧を一定に保持してゼロ電圧被試験体を通電する。例文帳に追加

This testing device energizes the specimen at zero voltage, keeping the voltage between the terminals of the voltage accumulating circuit constant by the switching on/off of the switching element for bias stabilization. - 特許庁