「回路試験」に関連した英語例文の一覧と使い方(31ページ目) - Weblio英語例文検索

記録制御回路５０は、半導体試験装置のテストプログラムの停止時及び出力制御回路１４の動作時、メモリ４２の記憶内容の更新を停止する。例文帳に追加

A recording control circuit 50 stops renewal of the memory content of the memory, at the stoppage of the test program of the semiconductor testing machine and at operation of the output control circuit 14. - 特許庁

システムの用途でコンデンサ１２と共に使用されるものと同じ回路が、調整プロセス中のタンタルコンデンサ試験回路１０にも使用される。例文帳に追加

The same circuit that is used with the capacitors 12 for use of a system, is also used for a tantalum capacitor test circuit 10 during a conditioning process. - 特許庁

そして、通常の駆動動作を行なう場合はスイッチ回路２２を閉じて、高電圧印加試験を行う場合には、スイッチ回路２２を開いて各ＦＥＴ３，４のソース，ドレイン側とゲートとの間に高電圧を印加する。例文帳に追加

In the case of ordinary drive operations, the switch circuit 22 is closed, and in conducting the high voltage application test, the switch circuit 22 is opened and a high voltage is applied between the gate and the source, drain of each of the FETs 3, 4. - 特許庁

高い精度で異物の混入が検知可能であり、短時間でのストレス試験が可能な半導体集積回路、および半導体集積回路の検査方法を実現する。例文帳に追加

To provide a semiconductor integrated circuit which highly accurately detects the mixing of foreign matters and makes a stress test in a short period of time, and also to provide an inspection method of the semiconductor integrated circuit. - 特許庁

切換回路６により、第２電圧指令値Ｖｒｅｆ２に変流器ＣＴ２による出力電流信号とリミッタ回路４の下限値を加算した放電試験電圧指令値により整流器出力電圧Ｖｒｄｃは制御される。例文帳に追加

When the rectifier output voltage Vrdc is controlled below a battery discharge voltage Vbdc, a discharge test voltage command value and battery discharge voltage Vbdc are inputted to a differential amplifier 7. - 特許庁

メモリ回路を含む半導体集積回路の各パスの動的な試験を行うことが可能となるテストパターン生成方法を提供することを目的とする。例文帳に追加

To provide a method of generating a test pattern capable of conducting a dynamic test for each path in a semiconductor integrated circuit including a memory circuit. - 特許庁

各ユニバーサルインタフェースチャネル回路２１０は、様々な試験信号のうちの１つをＤＵＴに供給することを、データ収集回路１２０から個別に命令する。例文帳に追加

Each of the universal interface channel circuits 210 is independently commanded by the data collecting circuit 120 to supply one of a variety of test signals to a DUT. - 特許庁

電圧印加部は、半導体集積回路に設けられた、半導体素子に印加する試験電圧を測定するための耐圧測定回路素子１１に予め定められた電圧を印加する。例文帳に追加

The voltage application part applies the voltage previously determined on a breakdown measurement circuit element 11 provided in the semiconductor integrated circuit and for measuring a test voltage applied to the semiconductor element. - 特許庁

論理回路試験装置１０は、論理回路の設計データから得た配線条件により信号線の故障推定度を推定する故障推定部１１０を備える。例文帳に追加

The logic circuit test apparatus 10 includes a failure estimation section 110 estimating a failure estimation degree of a signal line by a wiring condition obtained from design data of the logic circuit. - 特許庁

半導体装置１は、マスク回路１１の出力経路上に接続され、テストモード設定信号が入力されることに応じてテストモードで行われる試験の設定を行うテストモード設定回路２１を備える。例文帳に追加

The semiconductor device 1 includes a test mode setting circuit 21 which is connected onto an output route of the mask circuit 11 and performs setting of a test to be performed in the test mode, according to the test mode setting signal being input. - 特許庁

抽出部３は、記憶部１に記憶されたネットリストから、試験対象回路に含まれる、周期入力信号に応じた周期出力信号を出力する周期回路を示すサブネットリストを抽出する。例文帳に追加

An extracting part 3 extracts a sub net list showing a cycle circuit included in the test target circuit and outputting a cycle output signal in accordance with a cycle input signal from the net list stored in the storage part 1. - 特許庁

テストヘッド２２側に電流制限回路２３、２４を設け、少なくとも試験電源装置の電流機構が機能するまでの間、電流制限回路２３、２４で短絡時の過大な電流を制限する。例文帳に追加

Current limiting circuits 23, 24 are arranged on the side of a test head 22, and an excessive current which flows when a short circuit occurs is limited by the limiting circuits 23, 24, at least in an interval up to when the current mechanism of a test power supply device starts to function. - 特許庁

半導体集積回路装置のＥＳＤ試験において発生する電源ラインの電位上昇に起因する出力回路のサージ耐圧の低下を抑制する。例文帳に追加

To suppress the lowering of the surge withstand voltage of an output circuit due to an increase in the potential of a power supply line occurring at the time of ESD test of a semiconductor integrated circuit device. - 特許庁

油圧式材料試験システムにおける油圧回路の構成の切換に伴い、電気回路の切換並びにコントローラの制御特性の切換が確実に行われるようにする。例文帳に追加

To make surely performable the change-over of an electric circuit and the control characteristic or a controller accompanying the change-over of the configuration of a hydraulic circuit in a hydraulic material test system. - 特許庁

本発明は、短時間で効率的に、プリント回路基板とアームとを並行に設定し、誤差をできるだけ小さくすることよって、確実に擬似故障を発生させ、プリント回路基板の試験を行うことを目的とする。例文帳に追加

To surely make testing a printed circuit board generate pseudo-failures, by setting the printed circuit board in parallel to an arm efficiently in a short time, to reduce errors as far as possible. - 特許庁

電気配線工事後の導通（回路）試験に必要な擬似的短絡回路を作り出すために、エンドニッパを、切断することなく電線の芯線を喰い込ませ、電気的接続が得られるようにしたもの。例文帳に追加

In the end nipper, the core wire of electric wire is inserted without disconnection, so as to obtain electric connection, in order to generate a pseudo-short circuit which is required for a conduction (circuit) test after an electric wiring work. - 特許庁

本発明は、測定対象に接続されたケーブルの蓄積電荷を放電させる放電回路４、６を設け、制御プログラムによる試験の指示に対応して、この放電回路４、６の動作を下位のプログラムにより制御する。例文帳に追加

Discharge circuits 4, 6 for discharging the accumulated charge in a cable connected to a measuring object are provided, and operation of the discharge circuits 4, 6 is controlled by a low-order program according to a test instruction by a control program. - 特許庁

各種定格電流の電気システムに長時間大電流を流さずに短絡回路の存在に迅速に対応して、電気的障害位置を特定する電気回路試験器を開示する。例文帳に追加

To provide an electric circuit tester which identifies the electrical trouble position by promptly responding to the existence of short circuit without flowing a large current for a long time to the electrical system of various types of rated current. - 特許庁

そして、試験電流の値と、誘導負荷回路に流れる電流値の差が電流差閾値より大きい場合には、誘導負荷回路に断線異常が発生したとしてカウントする。例文帳に追加

It is counted that the disconnection failure has occurred in the inductive load circuit if a difference between the value of the test current and that of the current flowing in the inductive load circuit is greater than the current difference threshold value. - 特許庁

静止電源電流が大きくそのバラツキも大きいＣＭＯＳ集積回路の欠陥電流を検出可能なＣＭＯＳ集積回路の試験方法を提供する。例文帳に追加

To provide a testing method of a CMOS integrated circuit whereby the fault current of the CMOS integrated circuit having a high static power current and a high variation thereof can be detected. - 特許庁

最後の被試験ベアチップ６を実装した場合は、電子回路装置としての機能テストを行い、良品であると判定された場合は、電子回路装置の完成品とする。例文帳に追加

When the last tested pair chip 6 is mounted, a function test as an electronic circuit device is carried out, and when it is determined to be good, the electronic circuit device is completed. - 特許庁

加圧状態にある試験片３１を水平振動させる手段となる水平加振シリンダ機構４０には、油圧回路４１を介して圧油を供給する両吐出型斜板ポンプ５０を接続し、閉回路構成としている。例文帳に追加

A double discharge type swash plate pump 50 for supplying pressure oil is connected via a hydraulic circuit 41 to a horizontal oscillation cylinder mechanism 40, a means for horizontally oscillating the specimen 31 in a pressurized state, to form a closed circuit constitution. - 特許庁

周辺回路であるドライバ回路を用いて、簡易かつ効率的にデバイスのバーンイン試験を実行することが可能な不揮発性記憶装置を提供する。例文帳に追加

To provide a nonvolatile memory device wherein the burning-in of a device easily and efficiently tested by using a driver circuit which is a peripheral circuit. - 特許庁

調整用のコンパレータを削減することで回路規模を小さくすることができるとともに、消費電力の増大も招かず、しかもコストを低減することができる半導体集積回路試験装置及びその調整方法を提供する。例文帳に追加

To reduce a circuit scale by reducing the number of comparators for regulation, and reduce a cost without bringing an increase of electric power consumption. - 特許庁

素子の微細化に適合し、回路の高速動作化と低消費電力と高信頼性を実現し、直流試験を容易にした半導体集積回路装置を提供する。例文帳に追加

To provide a semiconductor integrated circuit device facilitating a direct current test by being suited to miniaturization and realizing high speed operation of a circuit, low power consumption and high reliability. - 特許庁

半導体装置の試験対象回路の規模増大に対応してＢＩＳＴ回路の規模も増加する場合においても、半導体装置のチップサイズの増大を回避し、製造コストの上昇を抑える。例文帳に追加

To evade the increase of chip size of a semiconductor device and to suppress the rise of manufacturing costs even when the scale of a BIST circuit is increased in accordance with the increase of the scale of a circuit to be tested in the semiconductor device. - 特許庁

試験を行なう半導体装置を実装する基板に薄膜層を形成し、この薄膜層に複数の温度モニタ回路を設け、この温度モニタ回路からの信号によって半導体装置の発熱分布を得る。例文帳に追加

A thin film layer is formed on a substrate to be mounted with a semiconductor device to be tested, and a plurality of temperature monitoring circuits are provided on this thin film layer to obtain the heat generation distribution of the device by signals from these circuits. - 特許庁

直列接続される切替回路部２０はそれぞれ、試験対象のバッテリ２１に直列接続されたスイッチ２２と、この直列回路に並列接続されたスイッチ２４と、両端電圧を検出する検出部２５を含む。例文帳に追加

Switching circuits 20, which are connected in series, include each a switch 22, which is connected in series to a battery 21 to be tested, a switch 24, which is connected in parallel with this series circuit, and a detector 25, which detects a voltage across it. - 特許庁

信号線のノード１０６Ｂには入力信号電圧が、内部回路の通常使用する信号電圧か試験モードへ設定する高電圧かの電圧判定回路１０７が接続されている。例文帳に追加

To a node 106B of the signal line, a voltage discriminating circuit 107 for discriminating whether an input signal voltage is a signal voltage normally used by the internal circuit or a high voltage to be set to a test mode is connected. - 特許庁

集積回路デバイスが既知の不良を具備しているかのような集積回路デバイスのシミュレーションを可能にし、試験が実際に不良を捕捉することを検証する。例文帳に追加

To simulate an integrated circuit device as if provided with a known defect; and to verify that a test actually catches the defect. - 特許庁

回路基板に取り付けられたコネクタを用いて回路基板の動作試験をする場合に、コネクタの接続端子の先端を研磨可能な研磨装置を提供する。例文帳に追加

To provide a polishing device capable of polishing a distal end of a connection terminal of a connector when an action test of the circuit board is performed using the connector mounted to the circuit board. - 特許庁

そして、ＢＩＳＴコントローラ１８０から各デジタルフィルタ１５０ａ〜１５０ｃに同一の試験用信号を入力すると、比較回路１６０ａ〜１６０ｃの比較結果を基に異常な回路の有無を検出することができる。例文帳に追加

When the same test signal is inputted from a BIST controller 180 into each digital filter 150a-150c, existence of an abnormal circuit can be detected based on the comparison result by the comparator circuit 160a-160c. - 特許庁

機能ブロックを有する半導体集積回路において、少ないレイアウト面積でスタンバイ電流が生じている機能ブロックを簡単に特定できる半導体集積回路及びその試験方法を提供する。例文帳に追加

To provide a semiconductor integrated circuit with functional blocks and its test method which can identify the functional block, in which a stand-by current is generated easily with a small layout area. - 特許庁

消費電力の大きい抵抗体を用いる簡単な構成により、電気製品の安全規格試験時に回路の電気素子が焼損する問題を回避し得るスイッチング電源回路を提供する。例文帳に追加

To provide a switching power supply circuit capable of preventing electric elements of the circuit from burning at testing safety standards for electric apparatuses because of a simple configuration using resisters consuming large power. - 特許庁

テスター等の出力端子や入力端子のピン数を増やさなくとも集積回路の高精度な動作試験を可能とする集積回路テスト制御装置を提供する。例文帳に追加

To provide a controller for integrated circuit test that allows a highly precise operation test for an integrated circuit to be performed without increasing the number of pins for the output terminal and an input terminal of a tester or the like. - 特許庁

あらかじめ新品のプリント回路板を使用して、電子機器等が市場において遭遇する熱ストレスに応じた信頼性試験を行い、プリント回路板の使用期間等に応じた余寿命を算出する。例文帳に追加

A reliability test corresponding to thermal stress which the electronic appliance or the like encounters in the market is executed by using a new printed circuit board beforehand and a residual service life corresponding to the using period or the like of the printed circuit board is calculated. - 特許庁

ＢＩＳＴ回路を有するメモリテスト回路において、例えばバーンイン試験に利用する場合に、メモリセルへのＤＣストレス印加の偏りを抑制可能にする。例文帳に追加

To provide a memory test circuit having a BIST circuit, which is, for example, capable of reducing imbalances in application of DC stress to memory cells when used in burn-in test. - 特許庁

本発明の課題は、電気回路の試験において、電力消費する部位を制御することによって被検査回路における消費電力の急変を抑止することを目的とする。例文帳に追加

To prevent sudden change of a power consumption in a circuit to be inspected by controlling a portion consuming the power, in a test of an electric circuit. - 特許庁

次に切替制御回路１３の制御信号によって、切替回路のスイッチが他方の接続端子に接続され、当該接続端子に接続されている入出力ピンに対して試験が行われる。例文帳に追加

Then, the switch of the switching circuit is connected to the other connection terminal by a control signal of the switching control circuit 13, and the test is performed relative to the input/output pin connected to the connection terminal. - 特許庁

通常動作モード時にはフリップフロップ回路（１４）には論理回路（１１）の出力が入力され、スキャン試験モード時には、フリップフロップ回路（１４）には、論理回路（１１）の出力と、マスク回路（１２）の出力が入力され、マスク回路（１２）の出力出力に関わらずクロック信号はフリップフロップ回路（１４）に供給される。例文帳に追加

In a scan test mode, the output of the logic circuit 11 and that of a mask circuit 12 are inputted to the flip-flop circuit 14, and a clock signal is supplied to the flip-flop circuit 14, regardless of the output of the mask circuit 12. - 特許庁

半導体試験装置は、複数のチップに対応する回路が形成されたウエハに対して半導体試験を行うものであり、一のウエハに含まれるチップの位置を順番に切り替えながら所定の測定を実施する半導体試験実行部１３１と、半導体試験実行部１３１による測定結果が所定数のチップについて連続してフェイルとなったときに、自己診断を実施する自己診断実行部１３４とを備えている。例文帳に追加

The semiconductor testing device performs a semiconductor test on a wafer where a circuit corresponding to a plurality of chips is formed, and is provided with a semiconductor testing implementation section 131 that performs a predetermined measurement while sequentially changing positions of chips contained in one wafer, and a self-diagnosis implementation section 134 when measurement results obtained by the section 131 on a predetermined number of chips continuously failed to satisfy the provided certain criteria. - 特許庁

ＥＳＤ保護素子のガードリングとラッチアップ試験の過電流ノイズから保護するラッチアップ保護ダイオードのカソードを共有することにより、ＥＳＤの過電流ノイズとラッチアップ試験の過電流ノイズの両方のノイズから、内部回路を保護しつつ、静電保護回路装置のサイズ縮小を図ることができる。例文帳に追加

By sharing a guard ring of an ESD protective element, and a cathode of a latch-up protection diode for protecting from the overcurrent noise in a latch-up test, an internal circuit is protected from both the overcurrent noise of an ESD and the overcurrent noise in a latch-up test, and the size of the electrostatic protection circuit device can be reduced. - 特許庁

試験回路は、半導体試験装置より出力する変調信号の波形データが予め記憶され、低雑音増幅器より出力される信号及び増幅器に入力される信号をスペクトラム解析した解析結果と記憶されている変調信号の波形データとの比較によりＲＦチップにおけるチップ内ノイズ及びＲＦチップ本来の回路特性を抽出する。例文帳に追加

Waveform data for modulation signals output from the semiconductor testing device is stored in the testing circuit in advance, and in-chip noise in the RF chip and inherent circuit characteristics of the RF chip are extracted by comparing the result of analysis in which the signals output from the low-noise amplifier and the signals input to the amplifier were analyzed by spectrum analysis to the waveform data for the stored modulation signals. - 特許庁

試験プローブ６ａによって電気的に共通接続される複数のデータ入出力端子ＤＱ０〜ＤＱｎ及びストローブ端子ＤＱＳと、試験プローブ６ｂに接続されるコマンドアドレス端子ＣＡと、コマンドアドレス端子ＣＡに入力される信号に基づいて、データ出力回路１０〜１ｎの選択動作を行う出力制御回路３１と、を備える。例文帳に追加

A semiconductor device comprises: a plurality of data input/output terminals DQ0 to DQn and a strobe terminal DQS which are electrically connected in common by a test probe 6a; a command address terminal CA connected to the test probe 6b; and an output control circuit 31 for performing selection of data output circuits 10 to 1n on the basis of a signal input to the command address terminal CA. - 特許庁

内部レギュレータ１０と、内部レギュレータ１０から内部電圧の供給を受ける内部回路２０と、を備えたＩＣチップ１００の試験方法であって、内部レギュレータ１０から出力される内部電圧Ｖｒｅｇを測定する工程と、内部電圧Ｖｒｅｇの測定値と同じ大きさの試験電圧を内部回路２０に供給する工程と、を含む。例文帳に追加

This test method of an IC chip 100 including an internal regulator 10, and an internal circuit 20 receiving supply of an internal voltage from the internal regulator 10 includes processes for: measuring the internal voltage Vreg output from the internal regulator 10; and supplying a test voltage having the same height as a measured value of the internal voltage Vreg to the internal circuit 20. - 特許庁