「回路試験」に関連した英語例文の一覧と使い方(34ページ目) - Weblio英語例文検索

また、ハイブリッド回路３を用いてバラン９を構成しているので、広い周波数帯域において、アンテナ側の平衡を維持することができ、ＥＭＣ試験の測定精度を向上させることができる。例文帳に追加

In the structure of the balun 9 using the hybrid circuit 3, the balance on the antenna side can be maintained over a wider frequency band, thereby improving the measuring accuracy of the EMC test. - 特許庁

異常が生じた電源の交換作業時に行う必要のある電圧調整作業を容易に且つ効率的に行うことができる電源装置及び当該電源装置を備える半導体集積回路試験装置を提供する。例文帳に追加

To provide a power supply device capable of easily and efficiently performing voltage adjustment work required for replacing an abnormal power supply and a semiconductor integrated circuit test device including the power supply device. - 特許庁

完全なショートでなくとも、ピン間ショートの検出が行える半導体集積回路の試験方法及びＩＣテスタを実現することを目的にする。例文帳に追加

To achieve a testing method and IC tester of a semiconductor integrated circuit capable of detecting a short between pins even when it is not a complete short. - 特許庁

被測定ＩＣの出力電圧がコンパレータの定格電圧以内の場合に、高インピーダンス入力による比較測定を行うことができる半導体試験装置におけるコンパレータ回路を提供する。例文帳に追加

To provide a comparator circuit in a semiconductor testing device capable of comparing and measuring by a high-impedance input when an output voltage of an IC to be measured is not more than a rated voltage of a comparator. - 特許庁

周波数経時変化を抑制するため、温度加速試験により短時間で長期経時変化を予測し、予測された経時変化を外部回路にて最適に補償する水晶発振器等を提供すること。例文帳に追加

To provide a crystal oscillator which, in order to suppress frequency aging, predicts long-term aging in a short period of time by a temperature acceleration test and compensates for the predicted aging optimally using an external circuit. - 特許庁

精密で高密度な回路を有し、耐熱性、耐水性が高く、且つ１３０℃以上の高温放置試験下での長期安定性を有する多層配線板の製造に使用できる硬化性シートを提供する。例文帳に追加

To provide a curable sheet for use in the production of a multilayer wiring board, having a high density precise circuit, high heat resistance, high water resistance and long term stability under a high temperature test of 130°C or higher. - 特許庁

簡単な構成で複数のパッケージを相互に接続して高密度実装を可能とし、全ての端子に対する電気的試験を容易に行うことができる半導体集積回路パッケージを提供する。例文帳に追加

To obtain a semiconductor integrated circuit package which can realize high-density mounting and facilitate an electrical test for all terminals by interconnecting a plurality of such packages with a simple arrangement. - 特許庁

バーンイン制御回路３０は、バーンイン試験時において、活性化の対象となるワード線に対応するローカルデコーダ内のトランジスタ１０３を強制的にターンオフする。例文帳に追加

A burn-in control circuit 30 turns off forcedly the transistor 103 in the local decoder corresponding to a word line to be activated at the burn-in test. - 特許庁

本発明は、集積回路の処理装置に関し、少なくとも試験工程からマーキング、梱包工程までの一連の処理を、１台で処理することができるようにする。例文帳に追加

To carry out a series of processings at least from a test process to a marking/packaging process by one processing apparatus for an processing apparatus for an integrated circuit. - 特許庁

置換アドレス読取装置41は、パッケージに封止された後の試験において不良となった半導体装置の冗長回路から冗長アドレスを読み出す。例文帳に追加

A replacement address reading device 41 reads out a redundant address from a redundant circuit of a semiconductor device being defective in a test after sealing in a package. - 特許庁

メモリマット選択回路７１は、信号ＢＩに応じて、バーンイン試験実施時に活性化されるメモリマットの数が通常動作時に活性化されるメモリマットの数より少なくなる様に選択動作を行なう。例文帳に追加

The memory mat selecting circuit 71 performs selecting operation so that the number of memory mats activated at the time performing a burn-in test is less than the number of memory mats activated at normal operation in accordance with the signal BI. - 特許庁

半導体試験装置を利用して、短い所要時間でＤ級増幅器の出力パルスの周波数に関する判定を行うことが可能な半導体集積回路を提供する。例文帳に追加

To provide a semiconductor integrated circuit in which a determination can be made about a frequency of an output pulse of a class-D amplifier within a short required time while utilizing a semiconductor testing apparatus. - 特許庁

フライバックトランスを搭載しない状態で保護回路の短絡試験を可能とし、生産効率を向上させることができる受像機の短絡保護装置を提供する。例文帳に追加

To provide a short circuit protecting device for an image receiver which can improve production efficiency by making it possible to conduct a short circuit test of a protecting circuit while a flyback transformer is not mounted. - 特許庁

特別な回路等を追加することなく、複数のメモリの試験結果から一つを選択して結果出力端子へ出力するセレクタの不良を検出すること。例文帳に追加

To detect a defect of a selector which selects one from a plurality of test results of memories to output to a result output terminal without adding a special circuit or the like. - 特許庁

そして、ウェーハレベルバーンイン試験の際に、スイッチ素子切り替え制御回路１０４によって、第１のスイッチ素子１０２及び第２のスイッチ素子１０３が交互にオンになるように制御する。例文帳に追加

In the wafer-level burn-in test, the first switch element 102 and the second switch element 103 are controlled by the control circuit 104 so as to be alternately ON. - 特許庁

テストモード認識回路部１３はコラムアドレスストローブ信号/CAS，チップセレクト信号/CS及びクロックイネーブル信号CKEに基づいて導通試験のモードを検出しテストモード検出信号φ1を出力する。例文帳に追加

A test mode recognition circuit section 13 detects a continuity test mode based on a column address strobe signal/CAS, a chip-select signal/CS, and a clock enable-signal CKE, and outputs a test mode detecting signal ϕ1. - 特許庁

個々の集積回路ダイがウェハレベルで試験および処理されて、垂直な領域の相互接続ビアを形成し、ダイの活性の面から不活性の面に電気信号を経路指定する。例文帳に追加

An interconnection via in the vertical region is formed by examining and processing each integrated circuit die at a wafer level, a route of an electrical signal is designated from an active surface to an inactive surface of the die. - 特許庁

マイクロコンピュータ等の半導体集積回路がユーザモードで正常に動作することをプログラムメモリに試験用プログラムを格納せずに短時間で確認できるようにする。例文帳に追加

To reduce the amount of time to check that a semiconductor integrated circuit such as a microcomputer functions normally in a user mode without storing a test program in a program memory. - 特許庁

試験モード時には、一つの入力データ信号が、データ発生回路により、複数ビットのデータに発生、変換され、ＲＡＭへの書き込みが複数ビットに同時に行われる。例文帳に追加

At the time of a test mode, one input data signal is generated and converted to data of plural bits by a data generating circuit, and they are written to a RAM simultaneously en bloc for plural bits. - 特許庁

プラントに対する制御を行うためプラントとの間で信号の入出力を行う制御基板１０に、試験コネクタ１４と切換回路１３を設ける。例文帳に追加

A test connector 14 and switching circuit 13 are arranged on a control board 10 for performing input and output between a digital controller and a plant in order to control the plant. - 特許庁

被試験回路の負荷を増やさないで、アナログ信号及びデジタル信号の両方を高精度で取り込むことができる測定機器及び測定方法を提供する。例文帳に追加

To provide a measuring apparatus and a measuring method for bringing in both of analog and digital signals with high accuracy without increasing a load on a tested circuit. - 特許庁

試験を中断せずに柔軟に遅延量を変更することができ、ハードウェア量の増大を抑え、操作性を向上することができる遅延発生回路を得る。例文帳に追加

To obtain a delay generation circuit capable of improving operability, suppressing hardware quantity increase and changing flexibly delay amount without interrupting an examination. - 特許庁

機能試験手順の後、半導体集積回路装置にダミーテストデータを供給して後処理手順を行い、その際クロック速度を徐々に低下させる。例文帳に追加

After a function test process, dummy test data is supplied to the semiconductor integrated circuit device to perform a post-processing process, at which a clock speed is gradually reduced. - 特許庁

集積回路または他のマイクロエレクトロニクス素子の高周波試験を行うための、構成が容易な多接点型プローブの組み立て方法を提案する。例文帳に追加

To provide a method for an assembly of many contact points type probe which is easy configuration in order to perform a high-frequency test of an integrated circuit or other microelectronics elements. - 特許庁

パッドが狭ピッチ化され及び小型化された場合であっても、各パッドに対するプローブの位置合わせを正確に行うことができる位置補正方法及び装置並びに当該装置を備える半導体集積回路試験装置を提供する。例文帳に追加

To provide a position correction method and device capable of accurately aligning a probe with each pad even if the pads are reduced in pitch and size, and a semiconductor integrated circuit testing device having the above device. - 特許庁

ＩＣパッケージの試験精度や、ＩＣパッケージを含む回路の電気的特性を良好に保つことが可能であり、高周波ＩＣパッケージに好適なＩＣソケットの提供。例文帳に追加

To provide an IC socket capable of keeping the test accuracy of an IC package and electric characteristics of a circuit and suitable for a high frequency IC package. - 特許庁

また、加入者側スイッチ１７と中継側スイッチ１８と試験回路１９が扱う信号をディジタル信号とすることにより、これら機能ブロック自体をディジタル信号処理により実現するようにする。例文帳に追加

Furthermore, employing digital signals for signals processed by a subscriber side switch 17, a repeater side switch 18 and the test circuit 19 allow the function blocks themselves to be realized through digital signal processing. - 特許庁

さらに、高精度、高分解かつ高価な電圧発生回路を用いた場合の待ち時間も不要となるため、より短時間でＡＤＣの試験を行うことができる。例文帳に追加

Furthermore, the waiting time when the high-precision, high- resolution, and expensive voltage generating circuit is can be dispensed with, so the test of the ADC can be performed in a shorter time. - 特許庁

大幅な回路規模の増大を招くことなく、調整可能範囲が広く且つ高精度にスキュー調整を行うことができる半導体試験装置を提供する。例文帳に追加

To provide a semiconductor testing device, the adjustable range of which is wide and capable of precise skew adjustment without inviting a large circuit scale. - 特許庁

本発明は、周波数計測装置及び周波数計測方法に関し、例えば集積回路の試験装置に適用して、被計測信号の周波数を短時間で高精度に測定することができるようにする。例文帳に追加

To highly accurately measure a frequency of a signal to be measured in a short time by applying to a test device of an integrated circuit for example concerning a frequency measurement device and a frequency measurement method. - 特許庁

さらに、複数の機能ユニットから出力を受け取って、それらの出力を比較し、それによって、機能試験を提供するコンパレータ回路も組み込まれる。例文帳に追加

In addition, comparator circuitry is built in that also receives the outputs from the plurality of functional units and compares the outputs to provide functional testing. - 特許庁

本発明は、ターンオン時間を犠牲にすることなく、駆動電流を低減することができるフォトＭＯＳリレー駆動回路およびそれを用いた半導体試験装置を提供することを目的とする。例文帳に追加

To provide a photo MOS relay drive circuit capable of reducing a drive current without sacrificing turn-off time, and a semiconductor test device using the same. - 特許庁

試験中断中はその目標値一定で供試体が負荷されるように内部目標信号発生回路５ｂを制御するとともにスイッチ５５を開放する。例文帳に追加

During the interruption of the test, an internal target signal producing circuit 5b is controlled and a switch 55 is opened so that the target value is constant but load is applied to the testpiece. - 特許庁

比較判定回路２２，２４は、試験部１８から供給される期待値データＴＰと、読み出しデータＲＤＡＴ−１，ＲＤＡＴ−２を比較し、判定信号ＪＵＤＧ１，ＪＵＤＧ２を出力する。例文帳に追加

The comparison discriminating circuits 22, 24 compare expected value data TP supplied from the test section 18 with the read-out data RDAT-1, RDAT-2, and outputs discrimination signals JUDG1, JUDG2. - 特許庁

Ｄ級アンプの入力部に周波数特性自動補正回路を設け、所定の周波数及び信号レベルを有する試験信号を用いて、負荷が接続された状態でのＤ級アンプの周波数特性を自動的に測定する。例文帳に追加

The inputting part of the D-class amplifier is provided with a frequency characteristic automatic correction circuit, and the frequency characteristics of the D-class amplifier with a load connected are automatically measured by using a test signal having a prescribed frequency and signal level. - 特許庁

制御回路３８が、被試験装置２０の電圧が予め定めた電圧よりも大きいとき、ＦＥＴ２８、３０を、一定の休止期間を挟んで交互に導通するように制御信号を発生する。例文帳に追加

A control circuit 38, if the voltage of the apparatus 20 to be tested is larger than a predetermined voltage, generates a control signal for alternately conducting FET28, FET30 at fixed stopping intervals. - 特許庁

電流判定用メモリセルの試験が可能であり，かつ，データの書き込みが行われていない状態からのビットラインのリーク電流スクリーニングが可能なテスト回路を備えた不揮発性半導体記憶装置を提供する。例文帳に追加

To provide an non-volatile semiconductor storage provided with a test circuit which can test a memory cell for discriminating current and which can perform leak current screening of a bit line in a state in which data is not written. - 特許庁

本発明は半導体装置が装着される半導体装置用ソケットを試験用回路基板に取り付ける半導体装置用ソケットの取付構造に関し、小型薄型化及び低コスト化を図ることを課題とする。例文帳に追加

To contemplate miniaturization, thinning and cost reduction on a mounting structure of a semiconductor device socket, for mounting the semicon ductor device socket, where a semiconductor device is mounted, on a testing circuit board. - 特許庁

ラジカル硬化系でありながら、高い接着強度を示し、かつ、信頼性試験後においても安定した性能を有し、さらに貯蔵安定性にも優れる接着剤、回路接続用接着剤、接続体及び半導体装置を提供する。例文帳に追加

To provide an adhesive and an adhesive for connecting circuits, each exhibiting high adhesive strength despite a radical curing system, having stable performance even after reliability test and further, excellent in storage stability and a connecting body and a semiconductor device. - 特許庁

光電変換パネル検査装置１に、これら回路側配線１１、薄膜側配線１２、光電変換素子側配線１３、及び防湿シート側配線１４が接続される絶縁試験器（検査装置）１６を設ける。例文帳に追加

The photoelectric conversion panel inspecting apparatus 1 is provided with an insulation inspection device (inspection apparatus) 16 which is connected with these circuit side wire 11, thin film side wire 12, photoelectric conversion element side wire 13, and the moisture-proof sheet side wire 14. - 特許庁

レジスタの値によって様々に分岐するソフトウェアにおいて、被試験ソフトウェアに一切手を加えることなく、その全ての分岐ルートを実行して容易に確認可能なＡＳＩＣ内部レジスタ切替回路を提供する。例文帳に追加

To provide an ASIC internal register switching circuit which can execute and easily confirm all branch routes, in software that is variously branched off depending on the values of registers, without working on the software under test at all. - 特許庁

バウンダリースキャン非対応デバイスに接続されたバウンダリースキャン対応デバイスのバウンダリースキャン回路に関し、安価かつ余分な信号遅延を生ずることのない接続試験手段の提供を目的とする。例文帳に追加

To provide a connection test means which is inexpensive and eliminates extra signal delay concerning the boundary scan circuit of a boundary scan adaptive device connected to a boundary scan non-adaptive device. - 特許庁

専用の試験装置を用いなくとも小振幅・高速動作の入出力部の実動作速度テストが可能な半導体集積回路装置を提供する。例文帳に追加

To provide a semiconductor integrated circuit device capable of performing an actual operation speed test of a small amplitude/high-speed operation input/output part without using a dedicated tester. - 特許庁

そして、給電パッド１３に所定の電圧を印加することにより、上記給電配線１４を通じて上記半導体ウエハ１１上の各集積回路１２に対する通電試験を行う。例文帳に追加

Then, by applying voltage of a prescribed value to the feeder pad 13, each integrated circuit 12 on the semiconductor wafer 11 is checked for continuity via the feeder interconnections 14. - 特許庁

半導体チップの電子回路の特性をテストする設備環境において、ＴＥＧの特性テストを行うことが可能なプローブカードおよびそれを用いた試験方法を提供する。例文帳に追加

To provide a probe card which can test characteristics of a TEG by the test equipment for an electronic circuit of a semiconductor chip, and a test method using the same. - 特許庁