「回路試験」に関連した英語例文の一覧と使い方(36ページ目) - Weblio英語例文検索

テスタ・ハンドラによる試験において、上記不良解析時に不良製品について不揮発性記憶回路に記憶された不良モードを読み出して、解析に必要な不良モードを持つ不良製品を選別する。例文帳に追加

In a test by tester handler, the defective mode stored in the nonvolatile memory circuit for a defective product is read out during defect analysis, a defective product having a defective mode required for analysis is selected. - 特許庁

処理回路561-564は、蓄積されたデジタル・サンプルを試験し、所定イベントを検出し、この所定イベントに関するデータを含んだメモリ記憶位置の範囲を指示する。例文帳に追加

Processing circuits 561-564 test the stored digital samples, detect predetermined events, and designate a range of the memory storing position including the data regarding the predetermined event. - 特許庁

機能記述された半導体集積回路の仕様を論理合成した後、ネットリスト１から、メモリ試験時にクロックを伝播させる必要のあるＧＣＢを抽出する（Ｓ１−１）。例文帳に追加

In the method, a function-described specification of a semiconductor integrated circuit is logically composed, and a GCB which requires the propagation of a clock in a memory test is then extracted from a net list 1 (S1-1). - 特許庁

チップサイズを増大させることなく、テスト信号入力に必要な入力端子数を削減しつつ、内蔵したアナログ回路が複数あってもウェーハレベルバーンイン試験を実施できるようにする。例文帳に追加

To execute a wafer-level burn-in test even if a semiconductor integrated circuit has a plurality of built-in analog circuits while reducing the input terminal number necessary for input of test signal without increase in chip size. - 特許庁

本発明による回路試験装置１０は、パターン供給部１２、電源電流測定部１４、判定部１６、電磁波供給部１８および可動部２０を備える。例文帳に追加

This circuit testing device 10 is equipped with a pattern supply part 12, a supply current measuring part 14, a determination part 16, an electromagnetic wave supply part 18 and a movable part 20. - 特許庁

短時間で容易に試験に応じたコモン出力状態を設定することのできるＬＣＤドライバのコモン出力設定回路及び設定方法を提供する。例文帳に追加

To provide a common output setting circuit of an LCD driver to easily set a common output state in a short time according to a test, and a setting method therefor. - 特許庁

ホール効果センサ１２５が被試験導体に伝達する電流を表す信号を発生し、信号条件付け回路１３０が電流信号をオフセットしスケーリングして条件付き信号を発生する。例文帳に追加

A hall effect sensor 125 generates a signal representing the current to be transmitted to a tested conductor while a signal conditional circuit 130 offsetting and scaling the current signal to generate a conditional signal. - 特許庁

回路基板等の衝撃試験に際して、人手に頼らない安定したタッピングを可能にし、人手に頼る場合の打撃不足や、衝撃過剰による破損事故等を解消する。例文帳に追加

To solve problems such as an impact lack in the case of depending on manual operation or a damage accident caused by excessive impact by enabling stable tapping without depending on manual operation in an impact test for a circuit board and the like. - 特許庁

本発明の課題は、高速データ通信における試験データを受信する受信装置において、受信したフレームの管理情報をモニタするための安価かつ小型のモニタ回路を提供することである。例文帳に追加

To obtain an inexpensive small-sized monitor circuit to monitor management information of a received frame in a receiver that receives test data in high-speed data communication. - 特許庁

また、本発明にかかる故障検査装置は、このような観測装置を用いて電源電流の周波数スペクトルを解析して被試験集積回路の故障を検査する。例文帳に追加

The failure detecting device, using such an observation device, analyzes the frequency spectrum of the power source electric current to inspect a failure of the tested integrated circuit. - 特許庁

判定部１６は、比較部２４および検出部２６を有し、電源電流測定部１４において測定された電源電流に基づいて、被試験回路２２の故障の有無を判定することができる。例文帳に追加

The determination part 16 has a comparison part 24 and a detection part 26, and can determine existence of a failure in the circuit 22 to be tested based on the supply current measured by the supply current measuring part 14. - 特許庁

表示制御用の半導体集積回路に替え、検査用仮配線装置を検査対象の配線基板１０に搭載し、配線基板１０の信号線に検査プローブを当接し、試験炉４５内に配置する。例文帳に追加

A temporary wiring device for inspection is mounted on the wiring board 10 of an inspecting object instead of a semiconductor integrated circuit for display control, each inspection probe is brought into contact with each signal line of the wiring board 10, and it is arranged in a test furnace 45. - 特許庁

ＩＣの製造、試験及び性能に関する情報を記憶するＦｅＲＡＭ等の小型の不揮発性「ＩＤ」メモリ（１１０）を備えた集積回路（１００）。例文帳に追加

An IC (100) is equipped with a compact nonvolatile "ID" memory (110), such as a ferroelectric random access memory (FeRAM), which stores information on the manufacturing, testing, and performance of an IC. - 特許庁

検出回路は、試験モード中に動作し、リフレッシュ動作が実行される前に新たな内部リフレッシュ要求が発生したときに、リフレッシュ動作の未実行を示す検出信号を出力する。例文帳に追加

A detection action is actuated in a test mode and outputs a detection signal showing no refreshing when new interior refreshing request is generated before refreshing. - 特許庁

この状況で、パケット送出パターンとパケット受信機能（フィルタリングの確認用）を一対になるように統合した回路を送受信双方のＦＰＧＡにセットして、リアルタイムでの試験検査を行なう。例文帳に追加

In this condition, testing and inspection are performed in real time by setting a circuit, which is so integrated as to make the packet transmitting pattern and the packet receiving function (for confirming the filtering) be a pair, to each of the FPGAs of both the transmitting and receiving sides. - 特許庁

更に第一のパラメータ試験回路がＩＣ内部に設けられており、これが第一のパッドの少なくとも１つのパラメータ測定を行うように適合している。例文帳に追加

In addition, a first parameter test circuit is installed inside the IC, and the circuit is fit for execution of at least one parameter measurement of the first pad. - 特許庁

プラントの安全保護系システムに用いられる高集積な論理集積回路の健全性確認などの試験に費やす手間と時間を短縮させる。例文帳に追加

To reduce labor and time used in a test for soundness confirmation or the like of a highly integrated logic integrated circuit used in a safety protection system of a plant. - 特許庁

本発明は燃料電池セット中の各構成要件間の管路と回路を接続すると共に、燃料電池セットの操作時の各電気パラメータ及びガス供給状況を表示し、燃料電池セットの機能試験及び展示に供される。例文帳に追加

Pipes and circuits between components are connected and each electric parameter and gas supply status of the fuel cell set in operation are displayed for functional testing and exhibition of the fuel cell set. - 特許庁

複数のアンテナ及び複数の内部回路を備える携帯通信端末において、試験、調整を速やかに実施でき、且つ、端末自体の小型化、軽量化を図る携帯通信端末を提供する。例文帳に追加

To provide a portable communications equipment, equipped with a plurality of antennas and a plurality of internal circuits whose test and adjustment can be quickly executed, and whose terminal itself can be made compact and light weight. - 特許庁

制御回路３８は、被試験装置２０の電圧が予め定めた電圧以下の時、ＦＥＴ２８、３０を、同時に導通する期間が存在するように、導通、非導通を繰り返す制御信号を発生する。例文帳に追加

The control circuit 38, if the voltage of the apparatus 20 to be tested is smaller than the predetermined voltage, generates a control signal for repeating conduction and no-conduction so that a period for conducting FET28, 30 at the same time may exist if the voltage of the apparatus 20 to be tested is smaller than the predetermined voltage. - 特許庁

テスト回路１０に所定のテスト信号Ｓ_TESTを入力して得られる出力信号は、切断試験用ヒューズ１１の切断の有無に応じて異なる。例文帳に追加

An output signal obtained by inputting the prescribed test signal STEST to the test circuit 10 is varied in accordance with cut off or non-cut-off of the fuse 11 for cut off test. - 特許庁

判定部１６は、比較部２４および検出部２６を有し、電源電流測定部１４において測定された電源電流に基づいて、被試験回路２２の故障の有無を判定することができる。例文帳に追加

The determining part 16 has a comparing part 24 and a detecting part 26, and can determine whether there is a failure in the circuit 22 to be tested or not based on the power supply current measured in the power supply current measuring part 14. - 特許庁

マーク率１/４又は１/８のような擬似ランダムパターン発生回路間の同期をとるに際して、試験パターンの周期に関わらずに、短い時間で同期をとる新規な同期方法及び同期装置を提供する。例文帳に追加

To provide a new synchronizing method and apparatus whereby, when the pseudo-random-pattern generating circuits having the mark ratio of 1/4, 1/8, or the like are synchronized with each other, their synchronization takes a short time independently of the period of a testing pattern. - 特許庁

狭ピッチ化及びマルチチップ化に対応しつつバーイン試験のような高温下においてもプローブとパッド及びプローブと回路基板との接続不良を無くし、信頼性の高いプローブカードを提供する例文帳に追加

To provide a probe card having high reliability by removing contact failure between a probe and a pad, and between the probe and a circuit board even at a high temperature, for example, in a burn-in test, while coping with pitch-narrowing and multi-chipping tendencies. - 特許庁

測定中に動作命令の信号間のクロック数を検出し、動作スペックが満たされているか否かを判断でき、動作スペック違反を容易に検出できる試験回路及びそれを用いた半導体記憶装置を実現する。例文帳に追加

To realize a test circuit which detects the number of clocks between signals of an operation instruction during measurement, can judge whether an operation specification is satisfied or not, and can detect easily contravention to the operation specification, and a semiconductor memory using the circuit. - 特許庁

モード信号ＭＯＤを“Ｈ”にして試験モードを設定し、アドレスデコーダ１をワード線ＷＬｉから切り離すと共に、隣接するワード線同士をインバータ１２_ｉを含むスイッチ回路１０_ｉを介して接続する。例文帳に追加

A mode signal MOD is made 'H' and a test mode is set, an address decoder 1 is separated from a word line WLi, while adjacent word lines are connected each other through a switch circuit 10i including an inverter 12i. - 特許庁

判定モジュールの測定精度に関わらず、テスト時間の大幅な削減と高精度な試験を実現する半導体集積回路の検査方法及びその検査装置を提供する。例文帳に追加

To provide a method and a device for inspecting semiconductor integrated circuit achieving a significant reduction of the test time and a highly precise test regardless of the measuring accuracy of a judging module. - 特許庁

回路規模及びコストの増大を極力抑えることができる電源装置、及び当該電源装置を備えることによりコストの低減を図ることができる半導体試験装置を提供する。例文帳に追加

To provide a power supply device capable of suppressing maximumly increase of a circuit scale and cost, and to provide a semiconductor testing device capable of reducing cost by including the power supply device. - 特許庁

既設の遠方監視制御装置（ＴＣ）から新設ＴＣへ切り替える際に、新設ＴＣの入力回路について効率的に試験を行うことができ、安全性の高い切り替え作業を可能にすること。例文帳に追加

To provide a method capable of efficiently testing input circuits of a new remote monitoring controller (TC) as well as performing a replacement work with high safety when replacing an existing TC to the new TC. - 特許庁

いくつかの同一の集積回路チップを、テスタと各チップとの間の２つの物理的接点を介して非同期動作で並列に試験する方法を提供する。例文帳に追加

To provide a testing method, in which some of same integrated circuit (IC) chips are tested, in parallel with asynchronous actions via two physical connections between a circuit tester and each chip. - 特許庁

第１選択回路は、試験起動信号の活性化時および非活性化時に、外部信号およびメモリアクセス信号をそれぞれ選択し、選択した信号を第１メモリチップに出力する。例文帳に追加

A first selection circuit selects the external signal and the memory access signal at active time and inactive time of a test start signal respectively, and the selected signal is output to the first memory chip. - 特許庁

回路調整、エージング試験及び表示検査における工程数を削減することができると共に、モジュールにコネクタ破損不良が発生しにくい液晶モジュール用台車及び液晶表示装置の製造方法を提供する。例文帳に追加

To provide a liquid crystal module truck and a method of manufacturing a liquid crystal display device, capable of reducing man-hour in circuit adjustment, an aging test, and display inspection, and being difficult to cause connector breakage in a module. - 特許庁

本発明は、受信側がＯＯＲの検出及び解除を正しく行えることを確認するためにＬＭの擾乱を起こすＯＯＲ試験用パターン挿入回路の提供を目的とする。例文帳に追加

To provide a pattern insertion circuit for OOR testing for causing disturbance of LM, for confirming that a reception side correctly detects and releases OOR. - 特許庁

信頼性試験において各トランジスタに印加される電圧状態を把握することによってテストパターンの良否を検証することができる半導体集積回路の検査方法及び検査装置を提供する。例文帳に追加

To provide an inspection method and an inspection device for a semiconductor integrated circuit capable of verifying the quality of a test pattern, by grasping a voltage condition impressed to each transistor, in a reliability test. - 特許庁

制御回路５０は、ローカル信号発振器１８をオン状態（発振状態）にするとともに、試験用の一定振幅の１．６［ＧＨｚ］の送信信号Ｓｄを周波数変換器５２から電力増幅器１０に供給する。例文帳に追加

A control circuit 50 sets a local signal oscillator 18 to a turned-on state (oscillation state), and supplies a transmission signal Sd for test having a predetermined amplitude, of 1.6 [GHz] from a frequency converter 52 to a power amplifier 10. - 特許庁

同様にして、別の被試験回路１４０１の遅延時間を測定した後、第１の周波数信号とは異なる周波数を有する第２の周波数信号を入力した状態において一定時間高温加熱する。例文帳に追加

In the similar way, after the delay time of another tested circuit 1401 is measured, a high-temperature heating is performed for a specified time while a second frequency signal having a frequency different from the first frequency signal is inputted. - 特許庁

ＣＤＭ試験の作業準備が容易で、設計からＣＤＭ耐量測定の実施までのＴＡＴが短いＣＤＭ耐量測定用半導体チップ、ＣＤＭ耐量測定回路、及び、ＣＤＭ耐量測定方法を提供する。例文帳に追加

To provide a semiconductor chip for measuring CDM resistance, a CDM resistance measuring circuit, and a CDM resistance measuring method having a short TAT from design up to the CDM resistance measurement by easily preparing the operation of a CDM test. - 特許庁

遮断器本体が断路，試験及び接続のいずれかの位置に正確に位置していることを視覚的に確認できる引出型回路遮断器の位置決め装置を提供する。例文帳に追加

To provide a positioning device for a drawer-type circuit breaker which enables the user to visually check that the body of a breaker is positioned accurately in any position of disconnection, testing, or connection. - 特許庁

状態設定回路６２は、さらにテストクロックＴＳＴ−ＣＬＫに同期して動作するシフトレジスタを内蔵した試験用制御部６４に接続されている。例文帳に追加

Furthermore, the circuit 62 is connected to a control part for testing 64 in which a shift register which is to be operated in synchronization with a test clock TST-CLK is incorporated. - 特許庁

プリント配線回路基板の上方に位置し、同軸の試験ケーブルによって時間領域反射率計へ接続されている第１のプローバーヘッドと第２のプローバーヘッドを有するｘ−ｙプローバーを用いる。例文帳に追加

An x-y prober 16 is used, where it is provided with a first prober head 30 that is located at the upper portion of a printed wiring circuit board 4 and is connected a time domain reflection factor meter through a coaxial test cable and a second prober head 32. - 特許庁

半導体集積回路試験用基板１は、それぞれが多層配線基板であり、その外周部上面にコネクタ２を備える、最下層基板１１、２層目基板１２、３層目基板１３、最上層基板１４を積層する。例文帳に追加

The substrate 1 for testing of the semiconductor integrated circuit is formed by laminating a lowest layer substrate 11, a second layer substrate 12, a third layer substrate 13, a top layer substrate 14, each of the substrates being a multilayer wiring board and having connectors 2 on a top surface of its outer periphery. - 特許庁

パターン発生器１０は半導体集積回路３０ａ〜３０ｎに印加する試験パターンを発生し、分配器１３はパターン発生器１０で発生したパターンＳ１を分配してパターンＳ４ａ〜Ｓ４ｎとして出力する。例文帳に追加

A pattern generator 10 generates a test pattern to be applied to the semiconductor integrated circuits 30a-30n, and a distributor 13 distributes patterns S1 generated by the generator 10 and outputs them as patterns S4a-S4n. - 特許庁

計量器４は、道路面上に計量台を設置しており、計量台上を少なくとも１回通過する試験車両の車輪または車軸の重量を演算回路１４が測定する。例文帳に追加

A meter 4 is configured by installing a measurement stand on a road surface, and the weight of the wheel or axle of a test vehicle passing at least once on the measurement stand is measured by an arithmetic circuit 14. - 特許庁

本発明の課題は、上記問題点に鑑み、高速データ通信の試験装置における安価かつ小型なフレームパターンを発生する回路を提供することである。例文帳に追加

To obtain a small-sized and inexpensive circuit that generates a frame pattern for a test device for high-speed data communication. - 特許庁

さらに、診断対象機器４の入出力接点１３ａをブリッジ回路２の接続端子１３に接続するのみで、別途試験端子を設ける必要がない。例文帳に追加

This has no need of providing any separate test terminal but only needs to connect an input/output contact 13a of the apparatus 4 under test to connection terminals 13 of the bridge circuit 2. - 特許庁