「回路試験」に関連した英語例文の一覧と使い方(39ページ目) - Weblio英語例文検索

バスインターフェース制御回路１２４は診断試験用データのデータパターンをアドレス出力レジスタ１１５と、データ出力レジスタ１１７と、バス制御出力レジスタ１１９とのそれぞれにセットし、各バス１０１，１０２，１０３への出力を指示する。例文帳に追加

The circuit 124 sets up the data pattern of diagnosis testing data in each of an address output register 115, a data output register 117 and a bus control output register 119 and instructs the output of the data pattern to respective buses 101 to 103. - 特許庁

半導体ウェハ上に形成された複数の半導体集積回路を試験するためのプローブカードであって、半導体ウェハの各検査用電極と接続するための複数のプローブ３と、前記プローブ３と接合するためのパッド２を有する配線基板１とを備える。例文帳に追加

The probe card for testing a plurality of semiconductor integrated circuits formed on a semiconductor wafer comprises a plurality of probes 3 for making connection to each electrode for inspection of the semiconductor wafer, and a wiring board 1 having a pad 3 for jointing to the probe 3. - 特許庁

パッケージの第一の領域（１０６）は、アナログ信号及び試験信号のような第一の電気的特性を有するセンサ・アレイからの複数の信号をパッケージの集積回路（１０２）に相互接続する複数のインタフェイスを提供する。例文帳に追加

The first region (106) of the package provides a plurality of interfaces for interconnecting to an integrated circuit (102) in the package with a plurality of signals from the sensor array having a first electrical characteristic, such as analog and test signals. - 特許庁

異なる周波数分解能を有する他の信号発生装置から供給されるクロック信号の周波数や位相に同期可能な、レート端数方式のタイミング信号発生装置、及び当該タイミング信号発生装置を備えた半導体集積回路試験装置を提供する。例文帳に追加

To provide a rate fraction type timing signal generator capable of synchronizing with a frequency and a phase of a clock signal fed from another signal generator having different frequency resolution and to provide a semiconductor integrated circuit testing device having the timing signal generator. - 特許庁

セラミックス基板に金属板を接合した絶縁回路基板を搭載するパワー半導体装置において繰り返し試験の信頼性に優れ、且つチップからヒートシンクにかけての熱抵抗の低減された半導体装置を提供することを目的とする。例文帳に追加

To provide a power semiconductor device equipped with an insulating circuit substrate comprising a ceramic board to which a metal board is bonded, which withstands repeated tests to provide excellent reliability, and reduced thermal resistance from a chip to a heatsink. - 特許庁

微小で微細ピッチな電極を有する回路装置にも安定な接続状態が達成され、バーンイン試験において温度変化による電極構造体と被検査電極との位置ずれが確実に防止されるシート状プローブおよびその製造方法を提供する。例文帳に追加

To provide a sheet-like probe and manufacturing method thereof capable of achieving stable connecting conditions to even circuit devices including minute and fine pitched electrodes and preventing positional deviation between an electrode constructing body and a test electrode caused from temperature variation in burn-in tests. - 特許庁

オペレーショナルアンプは、第１ラインに印加される試験電圧とほぼ等しい参照電圧の所定の一部分を供給するために、参照電圧回路に接続され、第１ラインに対して接続状態または切断状態のいずれかに設定される出力端子を有する。例文帳に追加

The operational amplifier is connected to the reference voltage circuit to provide a predetermined fraction of a reference voltage substantially equal to the test voltage applied to the first line, and has an output terminal configured for one of a connected or disconnected state to the first line. - 特許庁

好ましくは、試験点を挿入するステップは、遷移故障を検出するために指定されるビットの個数を減らすために、複数のスキャンフリップフロップが第１時間フレームで指定されることを必要とする回路のスキャンフリップフロップを第２時間フレームに直接に制御することを含む。例文帳に追加

Preferably, the step of inserting the test points includes controlling directly scan flip-flops of the circuit in the second time-frame requiring a number of scan flip-flops to be specified in the first time-frame for reducing the number of specified bits to detect transition faults. - 特許庁

本発明は、ローパスフィルタの整定時間を大幅に短縮し、かつＡ／Ｄ変換部の数を削減することにより、信号の切り換えの高速化、コスト低減、および小型化を図ることのできる信号選択回路および半導体試験装置を提供することを目的としている。例文帳に追加

To provide a signal selection circuit and a semiconductor testing device capable of speed heightening of signal switching, cost reduction and miniaturization, by shortening greatly a settling time of a low-pass filter, and by reducing the number of A/D conversion parts. - 特許庁

手動の極性切換スイッチを省略して、回線電圧の極性の設定ミスの問題を生じないようにすると共に、電磁リレーのスイッチや試験回路を省略し、構成の簡略化を図ったＩＳＤＮ端末装置を提供する。例文帳に追加

To provide ISDN terminal equipment, with which the problem of a setting error in the polarity of a line voltage does not occur by omitting a manual polarity changeover switch and a configuration is simplified by omitting the switch or test circuit of an electromagnetic relay. - 特許庁

電路が遮断されるまでの時間を調整する際に、通電試験等によって発熱した回路遮断器が常温に戻るまで待つ必要をなくし、作業効率を向上させることが可能な過電流調整機構を少ない部品数で提供する。例文帳に追加

To provide an overcurrent adjustment mechanism with the small number of parts capable of improving working efficiency by doing away with waiting time for a circuit breaker heated by electricity testing and the like to return to normal temperature in adjusting time required for electric path interception. - 特許庁

半導体集積回路試験装置で生する不具合をユーザ側で対処可能とすることにより、メンテナンスに要するユーザ側のコスト及びメーカ側のコストの双方を低減することができるメンテナンス情報提供システム、装置、及び方法を提供する。例文帳に追加

To provide a maintenance information providing system, a device and a method therefor capable of reducing both the user side cost and maker side cost required for maintenance by enabling to cope, on the user side, with a deficiency generated in semiconductor integrated circuit testing device. - 特許庁

冷媒回路内に封入される冷媒として二酸化炭素を使用するセパレート型の空気調和装置において、現地工事の際に行われる気密試験に使用される気密ガスの消費量の増加を抑え、現地工事の作業性が損なわれにくくする。例文帳に追加

To inhibit increase of consumption of an airtight gas used in an airtight test performed in field work to prevent degradation of working efficiency in the field work, in a separate-type air conditioner using carbon dioxide as a refrigerant sealed in a refrigerant circuit. - 特許庁

サンプルホールド回路６の出力端子はコンパレータ７の入力端子に接続され、コンパレータ７は被試験用半導体素子４の電圧ＶM2がこの基準電圧Ｖrefを下回った場合に出力され、サイリスタ９をオンすることによって発光ダイオード１０を発光させる。例文帳に追加

The output terminal of the sample hold circuit 6 is connected to the input terminal of a comparator 7, the comparator 7 outputs when the voltage VM2 of the semiconductor element 4 is lower than the reference voltage Vref to turn on a thyristor 9, thereby causing a light emitting diode 10 to emit light. - 特許庁

本発明は、半導体装置及びその試験方法に関し、半導体装置が同期型であるか非同期型であるかに関わらず、半導体装置内の回路を大規模化及び集積度の低下を招くことなく、簡単、且つ、確実にテストモードエントリを行うことを可能とすることを目的とする。例文帳に追加

To provide a semiconductor device and a method of testing the same, wherein a test mode entry can easily and securely be performed without making circuits in the semiconductor device large in scale nor lowering the degree of integration without reference to whether the semiconductor device is a synchronous type or an asynchronous type. - 特許庁

ＢＧＡパッケージにおいて、回路基板への実装後にはんだボール接続部に加わる応力を緩衝することができ、ＢＧＡを実装した後に行う温度サイクル試験で発生する劣化モードを軽減させることができるはんだボール形成方法を提供する。例文帳に追加

To provide a solder ball forming method, with which stress to a solder ball connecting part after packaging onto a circuit board can be buffered and a deterioration mode to occur in a temperature cycle test to be performed after packaging of a BGA can be reduced, concerning a BGA package. - 特許庁

バーンインボードは、コンフィギュレーションデータに基づいて回路構成を変更することができる複数のプログラマブルロジック装置１５０と、複数のプログラマブルロジック装置１５０のいずれか１つに接続され被試験デバイスＤＵＴが装着される複数のソケットＳＫとを備える。例文帳に追加

A burn-in board includes a plurality of programmable logic devices 150 which are capable of changing a circuit configuration on the basis of configuration data, and a plurality of sockets SK which are connected to one of the plurality of programmable logic devices 150 and on which devices DUT to be tested are mounted. - 特許庁

制御部５０は、交流電圧設定モードでは、１０００枚の画像形成に１回の頻度で直流電圧測定回路１０４の検出結果に基づいて感光層の膜厚を求め、膜厚が小さくなるほど交流試験電流を低く設定する。例文帳に追加

In the AC voltage setting mode, the control section 50 obtains the film thickness of the photosensitive layer based on the detection result of a DC voltage measuring circuit 104 at a frequency of once per 1,000 image formations, and sets an AC test current lower as the film thickness is reduced. - 特許庁

ラジカル硬化系でありながら、高い接着強度を示し、かつ、信頼性試験後においても安定した性能を有し、さらに貯蔵安定性にも優れる接着剤、回路接続用接着剤、接続体及び半導体装置を提供する。例文帳に追加

To provide an adhesive and an adhesive for circuit connection which exhibit high adhesive strength in spite of a radical curing system, has a stable performance even after a reliability test and is excellent in storage stability, too, and to provide a connected body and a semiconductor device using the adhesive. - 特許庁

ＬＳＩの出力バッファ回路から出力される出力信号のオーバシュート量が所定の規格値以下となっているかを、製造工程途中のウェハ上に配列されたチップ状態で検査可能な構成を有するウェハ及びその試験方法を提供する。例文帳に追加

To provide a wafer and its testing method, having a configuration capable of being inspected whether or not an overshoot of an output signal output from an output buffer circuit of LSI is a prescribed specification value or less, in a state that chips are arrayed on the wafer in the middle of a manufacturing process. - 特許庁

時分割調光時に負荷が何らか理由でグランド電位と短絡された状態や負荷インピーダンスが低い状態に圧電トランスを保護し、限流試験規格を満足し、起動時、負荷オープン時、負荷インピーダンスが高い場合に誤判定をしない圧電トランス駆動回路を提供する。例文帳に追加

To provide a piezoelectric transformer drive circuit for protecting a piezoelectric transformer from a short-circuitted state caused between a load and ground potential for some reason or a state of low load impedance during time-division light control and preventing incorrect judgement even if load impedance is high at the time of start, load opening, and high load impedance while limiting current testing specification is satisfied. - 特許庁

メタル拡散工程の途中段階で、ウェハを試験するテスト手法及びテスト時に接続するパッドと全ての工程完了時に使用するパッドの層を変更し、パッドクラックによる信頼性劣化を防ぐ半導体集積回路およびそのテスト方法を提供する。例文帳に追加

To provide a semiconductor integrated circuit and its test method for preventing the deterioration of reliability due to any pad crack, by changing a test method for testing a wafer and the layers of pads to be connected at the time of test and the layers of pads to be used at the time of completing all processes in the middle of a metal diffusion process. - 特許庁

コンタクター１３は、支持リング１４で狭持されたポリイミド等フレキシブルな回路基材１５で構成され、ウェハＷＦの全てのチップ領域におけるバーンイン試験に利用される各電極に対応した接触端子１６が配設されている。例文帳に追加

A contactor 13 is constituted of a flexible circuit bard 15 of polyimide, etc., which is held between supporting rings 14, and has contacting terminals 16 which are provided correspondingly to the electrodes provided in all chip areas of a wafer WF and utilized for burn-in tests on its surface. - 特許庁

半導体試験装置１のピンエレクトロニクス１７には、サブドライバ制御回路２０、メインドライバＭＤＲ１、サブドライバＳＤＲ１、コンパレータＣＯＭＰ１、制御トランジスタＳＴＲ１、スイッチＳＷ１、抵抗Ｒ１、及び抵抗Ｒ２が設けられる。例文帳に追加

A pin electronics 17 of this semiconductor testing device 1 includes a sub-driver control circuit 20, a main driver MDR1, a sub-driver SDR1, a comparator COMP1, a control transistor STR1, a switch SW1, a resistance R1 and a resistance R2. - 特許庁

ＩＣチップが三次元実装されてなる半導体部品を製造するシステム１００に、回路試験装置２Ａ、バンプ形成装置２Ｃ、ＩＣチップ接合装置２Ｄ、切断装置２Ｅ、およびこれらの装置を制御する制御装置１を設ける。例文帳に追加

A circuit testing device 2A, a bump forming device 2C, an IC chip bonding device 2D, a cutting device 2E, and a control device 1 that controls the above devices are provided to a system 100 which manufactures a semiconductor part that the IC chips are mounted three-dimensionally. - 特許庁

このインバンドリンガー加入者回路の回線試験システムは、電子交換機４が加入者回線４を介してインバンドリンガー（ＩＢＲ）端末２を接続し、ＩＢＲ端末２は電話機１を接続し、また、電子交換機４にはシステムの保守用として保守端末１０が接続されている。例文帳に追加

In the line test system for an in-band ringer subscriber circuit, an electronic exchange 4 connects to an in-band ringer IBR terminal 2 via a subscriber line 3, the IBR terminal 2 connects to a telephone set 1 and a maintenance terminal 10 for system maintenance connects to the electronic exchange 4. - 特許庁

本発明は、フラットディスプレイ装置及びフラットディスプレイ装置の試験方法に関し、例えば絶縁基板上に駆動回路を一体に形成した液晶表示装置に適用して、電位欠陥に係る不良を簡易かつ確実に検出することができるようにする。例文帳に追加

To provide a flat display device and a method for testing the flat display device which are applied, for example, to a liquid crystal display device with a driving circuit integrally formed on an insulating substrate, so as to simply and certainly detect a defect related to a potential failure. - 特許庁

比較回路１２でシステムの試験開始時よりＬＩＮＫＤＯＷＮ情報の転送が行われるまでの待ち時間Ｔ３と、タイマ２で設定した十分長い時間Ｔ２を比較判定することで、システム全体で特に対向側装置と端末装置間にて障害の有無を判断できる。例文帳に追加

A comparison circuit 12 compares waiting time T3 from a system test start time until the transfer of linkdown information with sufficient long time T2 set by a timer 2 to thereby determine the existence/absence of a failure in the entire system, especially between the opposite side device and a terminal device. - 特許庁

レベル測定器やレベル測定結果を表示する回路を内蔵することなく、携帯電話機のマイク端における音圧レベル及び音声符号化器の入力端における信号レベルの関係等の音声信号利得を測定できる携帯電話試験装置を提供する。例文帳に追加

To provide a portable telephone testing device capable of measuring a voice signal gain such as relation between a sound pressure level at the microphone end of the portable telephone set and a signal level at the input end of a voice encoder without incorporating a level measuring instrument and a circuit to display a level measurement result. - 特許庁

全体の燃料電池電力供給装置の各構成要件間の管線及び回路を接続し、操作時の各電気パラメータ及びガス供給状況を現出させる燃料電池電力供給装置の機能試験及び展示装置の提供。例文帳に追加

To provide a functional testing and exhibiting device of a fuel cell power supply device for displaying each electric parameter and gas supply status in operation by connecting pipes and circuits between each component of a whole fuel cell power supply device. - 特許庁

蓄電池３または放電回路に異常があった場合は、蓄電池３からの電圧は急激に低下し、待機している整流器出力が自動的にインバータ２に電力を供給し、インバータ２の運転を継続すると共に放電試験指令信号を解除して蓄電池放電開始前の状態に復帰する。例文帳に追加

More specifically, the rectifier output voltage Vrdc is controlled based on the battery discharge voltage to follow up the battery discharge voltage Vbdc. - 特許庁

半導体基板下にマトリクス状に配置された複数の半田ボールを有する半導体装置を回路基板上に実装する半導体装置の実装方法において、温度サイクル試験を行なっても、半導体基板下の４隅に配置された半田ボールにクラックが発生しにくいようにする。例文帳に追加

To make a crack hard to occur in solder balls arranged at four corners below a semiconductor substrate even if a temperature cycle test is conducted in a mounting method of a semiconductor device for mounting the semiconductor device having a plurality of the solder balls arranged in a matrix shape below the semiconductor substrate on a circuit board. - 特許庁

ウェハＷＦ内部の集積回路（図示省略）に関係するチップ表面の電極（パッド）１１を開口する最上層の保護膜１２において、バーンイン試験に利用される特定の電極１１ａのみ露出させるようエッチングする。例文帳に追加

An uppermost protective film 12 through which electrodes (pads) 11 provided on the surface of a chip related to an integrated circuit (not shown) incorporated in the semiconductor wafer WF are exposed is etched, so that only specific electrodes 11a utilized for the burn-in tests are exposed. - 特許庁

動作モードを切り替えたときのスキュー補正用のデータ転送量を減らし、有効なチャンネル数を減少させることなく各フォーマットチャンネルを同時に使用することができる半導体試験装置の信号発生回路を提供すること。例文帳に追加

To provide a signal generating circuit of a semiconductor testing device that is capable of reducing the data transmission amount for skew correction when an operation mode is switched, and to allow concurrent use of respective format channels without reducing the number of effective channels. - 特許庁

プローブ密度が高く、ウェーハのテストが可能で、プローブの大幅変形を実施可能で、試験中電気回路の間との接触安定性が高く、プローブで高周波テストおよび高速テストが可能なプローブカードの製造方法およびプローブカードを提供する。例文帳に追加

To provide a method for manufacturing a probe card which has a high probe density, a high contact stability with an electric circuit during testing, which can test a wafer, which can execute a large deformation of the probe, and which can rapidly test in a high frequency and to provide the probe card. - 特許庁

サイドイレーズ試験工程で、記憶媒体（１９）の遠方イレーズ箇所を測定し、登録した遠方イレーズ管理テーブル（５２）と、あるトラックのライトカウント数が規定回数を越えると、登録した遠方イレーズ箇所を強制リライトする制御回路（１１）とを設ける。例文帳に追加

A side erase test process is provided with: a distant erase management table (52) in which a distant erase place of the storage medium (19) is measured and registered; and a control circuit (11) which performs the forcible rewrite of the registered distant erase place when the number of write counts of the certain track exceeds a predefined frequency. - 特許庁

更に、試験電流を流す回数が所定の回数となった時に、誘導負荷回路に断線異常が発生したとしてカウントしたカウント数が所定の回数以上になっていた場合には、断線異常が確定したとしてシステムの停止を実施する。例文帳に追加

Further, the disconnection failure is determined to stop the system operation if the count number counted as if the disconnection failure has occurred in the inductive load circuit exceeds a predetermined frequency when the test current flowing frequency reaches the predetermined one. - 特許庁

電路が遮断されるまでの時間を調整する際に、通電試験等によって発熱した回路遮断器が常温に戻るまで待つ必要をなくし、又、個人の感覚に頼ることのない、作業効率を向上させることが可能な過電流引外し調整機構を少ない部品数で提供する。例文帳に追加

To provide an overcurrent tripping regulation mechanism, with the smaller number of components, doing away with the need of waiting until a circuit breaker heated due to burn-in or the like returns to normal temperature in adjusting time until an electric path is shut off, and further, capable of improving work efficiency without relying on individual sense. - 特許庁

そして試験制御手段１０６はテストパターンデータ１２４にそれぞれ対応してＬＳＩ１０４が出力するデータを結果メモリー６がすべて取り込んで保持した後、結果メモリー６および期待値メモリー４を制御して各メモリーが保持するデータを順次、比較回路１１２に出力させる。例文帳に追加

After all the data outputted by the LSI 104 correspondently to the data 124 is taken in and held by the memory 6, a test control means 106 controls the memory 6 and an expected-value memory 4 so that the memories 4, 6 successively output their held data to a comparison circuit 112. - 特許庁

電動機２０の機械ブレーキ２２の性能試験等を行う場合に、機械ブレーキ２２の故障や人為的ミスによる非投入時の電動機２０の暴走を上記位置演算回路１７、コンパレータ１８により検出し、スイッチ１９Ａを切り替えて速度指令を零ホールドする。例文帳に追加

When performing the performance test of the mechanical brake 22 of the motor 20, the runaway of the motor 20 due to failure of the mechanical brake 22 or failure to apply it due to human error is detected with the position calculation circuit 17 and the comparator 18, to change over the switch 19A for zero-holding the speed command. - 特許庁

試験条件の設定変更中にウォームアップ回路から測定ユニットにウォームアップ用クロックの供給を続け、測定条件の設定完了時点ではその直後から直ちに測定ユニットを起動させることができる構成とした。例文帳に追加

This tester has a structure wherein clocks for a warm-up are supplied continuously from a warm-up circuit to a measuring unit, while the settings of test conditions are changed, and the measuring unit can be started immediately after the time, when the settings of measurement conditions are completed. - 特許庁

低温短時間硬化で種々の被着面に対して高接着力を示し、信頼性試験後も良好な性能を示し、かつ保存安定性にも優れる接着剤組成物、及びこれを用いた回路接続用接着剤組成物、接続体、半導体装置を提供する。例文帳に追加

To provide an adhesive composition exhibiting high bonding force towards various surfaces to be bonded at a low temperature by short time curing, exhibiting a good performance after its reliability test and excellent in preservation stability, an adhesive composition for connecting circuits by using the same, a connected body and a semiconductor device. - 特許庁

ｉ＝１〜７の各々について、マスクＲＯＭセル行選択回路５ｉは、試験モード信号＊ＴＭ及びブロック選択信号ＢＳｉが共に活性である時に、このブロック選択信号に対応したメモリブロック１ｉ内のマスクＲＯＭセルの転送ゲートをオンにする。例文帳に追加

For i=1 to 7, a mask ROM cell row selecting circuit 5i turns on the transfer gate of the mask ROM cell in the memory block 1i corresponding to a block select signal BSi, when a test mode signal *TM and the block select signal BSI are both active. - 特許庁

デバイスプログラムを作成する過度の負担をユーザに強いることなくメモリ空間の一部をアクセスするアドレスパターンを発生させることができるアドレスパターン発生装置及び半導体集積回路試験装置を提供する。例文帳に追加

To provide an address pattern generation device capable of generating an address pattern for accessing a part of a memory space without forcing an excessive load on user for preparing a device program and to provide a device for testing a semiconductor integrated circuit. - 特許庁

被測定デバイスに対して試験を行う複数のユニットと、複数のユニットのそれぞれを制御するテスタプロセッサ１００と、テスタプロセッサ１００から複数のユニットに対して送信される動作指示を中継するローカルブリッジ回路１２０とを備えている。例文帳に追加

The semiconductor test apparatus comprises a plurality of units for performing a test on a device under measurement, a tester processor 100 for controlling each of the plurality of units, and a local bridge circuit 120 for relaying operation instructions transmitted from the test processor 100 to the plurality of units. - 特許庁