「起動ビット」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

トリガレバー9を引くと、エアシリンダによりドライバビットが下降してネジに接触し、その後にエアモータが起動してドライバビットがネジのリセスに係合し、ドライバビットが回転しつつ前進してネジを締めこむ。例文帳に追加

When a trigger lever 9 is pulled, the driver bit is moved down by the air cylinder to contact a screw and then the air motor is started to cause the driver bit to engage a recess of the screw, where the driver bit is moved forward while being rotated to enable tightening of the screw. - 特許庁

起動制御部２２は、動作判定マップ２３内のビットのうちの１つを指定するビット指定情報１３を機器搭載部１０ａから取得し、ビット指定情報１３が指定する動作判定マップ２３内のビットに設定された動作可否情報を読み出す。例文帳に追加

A start control unit 22 acquires bit designation information 13 designating one of the bits in the operation determination map 23 from an apparatus loading unit 10a, and reads out operation propriety information set in the bit of the operation determination map 23 designated by the bit designation information 13. - 特許庁

スイッチ起動を検出するように構成された場合、マイクロプロセッサは、デバウンス時間間隔を含む期間内にビットを送信する。例文帳に追加

When configured to detect a switch activation, the microprocessor transmits a bit within a period that includes a debounce time interval. - 特許庁

これによりレプリカビット線ＲＥＰＢＬからダミーセルへのリーク電流を抑え、最適な起動タイミングをセンスアンプ回路に供給できる。例文帳に追加

Thereby, a leak current from a replica line REPBL to a dummy cell is suppressed, and optimum start timing can be supplied to the sense amplifier circuit. - 特許庁

ただし、振動波モータの起動時には、ＲＳフリップフロップ４１が１６ビットレジスタ４３に特定な速度データを出力させる。例文帳に追加

At the start-up of the oscillatory wave motor, however, an RS flip flop 41 causes the 16-bit register 43 to output specific speed data. - 特許庁

ＰＬＣ１側では、起動処理等を行い、メモリ２内の予め割り当てられるビット（例えばＤ_00）をＯＮする。例文帳に追加

At the PLC 1 side, start processing or the like is performed, and preliminarily assigned bits (for example, D_00) in a memory 2 are turned ON. - 特許庁

多軸制御システムが起動された後、スレーブ機器は、マスタ機器から要求があった時に該瞬時リセット監視ビットを設定する。例文帳に追加

After a multi-axis control system is started, the slave equipment sets the instantaneous reset monitor bits when a request is made from master equipment. - 特許庁

ビット線ＢＬ１，ＢＬ２，ＢＬ３，ＢＬ４に接続されたユニット内のセンスアンプＳＡ１，ＳＡ２，ＳＡ３，ＳＡ４が、クロックパルスに同期して複数のユニットを順次切り替えて起動する。例文帳に追加

Sense amplifiers SA1, SA2, SA3, SA4 in units connected to the bit lines BL1, BL2, BL3, BL4 switches successively a plurality of units synchronizing with a clock pulse and is started. - 特許庁

そして、機器１の運転時間帯に対応するビットを１に且つ機器１の停止時間帯に対応するビットを０に設定した運転スケジュール８を作成し、現在時刻に応じたビットの設定値に基づき、コントロール手段６から各機器１へ、起動指令、及び停止指令を送信する。例文帳に追加

Then, an operation schedule 9, where the bit corresponding to the operation time zone of the apparatus 1 is set to 1 and the bit corresponding to the stop time zone of the apparatus 1 is set to 0, is made, and the control means 6 transmits a start command and a stop command, based on the set value of the bit geared to the present time. - 特許庁

このタイマ割り込み手段１０５は、フレームデータの最初のキャラクタのスタートビットを検出して起動され、以降、新たなキャラクタのスタートビットを検出するたびに再起動され、フレームデータの最後のキャラクタ受信完了後、次のフレームデータの受信を開始する前にタイムアウトする。例文帳に追加

The timer interrupt means 105 is started on detecting the start bit of the first character of frame data, subsequently restarted on every detection of a start bit of a new character, and expires before starting the reception of succeeding frame data after the end of receiving the final character of the frame data. - 特許庁

デューティ比調節部６０は、本回路の起動時において、ビットストリームＳ６のパルス幅を、時間の経過とともに、所定の最小値から、入力されたビットストリームのパルス幅まで漸増させる。例文帳に追加

The duty ratio adjusting part 60 gradually increases the pulsewidth of the bit stream S6 from a predetermined minimum value to the pulsewidth of an input bit stream with the elapse of time upon starting the circuit. - 特許庁

録画再生装置において、メモリ上のビットマップテーブルによりＨＤＤの領域のビットマップ管理をおこなう場合であっても、その起動時に再生のみを迅速におこなえるようにする。例文帳に追加

To perform quickly only reproduction at the time of its start even when bit map management of a region of an HDD is performed by a bit map table on a memory in a video recording and reproducing device. - 特許庁

テスト起動レジスタにスタートビットがセットされて、テスト制御回路は、テスト回路によるＣＰＵなどのテスト動作を起動しテスト結果を蓄積し、テスト動作の終了に応答してＣＰＵと内部回路をリセットする。例文帳に追加

With a start bit set in the test start register, the test control circuit starts a test operation of the CPU with the test circuits, accumulates test results, and resets the CPU and the internal circuits in response to the completion of the test operation. - 特許庁

ビットイメージデータが受信バッファー１０に格納されてコマンド解析されることがないので、ビットイメージデータにリアルタイム処理コマンドと同一のデータが含まれていても誤認識により不要なリアルタイム処理が起動してしまうことがない。例文帳に追加

As the bit image data are not stored in the receiver buffer 10 and command analysis is not carried out, the unnecessary real-time processing is not started because of the incorrect recognition even if the bit image data includes the same data as the real-time processing command. - 特許庁

読み出し動作状態において差動増幅型センスアンプ１１が起動された後であってカラム選択スイッチ１２によってデータ線ＤＬとビット線ＢＬとが接続される前に、容量制御スイッチＱｎ７によって付加容量Ｃ１とビット線ＢＬとが接続される。例文帳に追加

In the state of reading operation, with timing after the sense amplifier 11 is started and before the data line DL and the bit line BL are connected with each other by the switch 12, the additional capacity C1 and the bit line BL are connected with each other by the switch Qn7. - 特許庁

そして、メモリテスト時において、奇数列のセンスアンプと偶数列のセンスアンプとをある時間遅延させて起動させることにより、隣接するビット線の増幅時のカップリングノイズによる信号少量ビットを効率よく不良化させる。例文帳に追加

At the time of memory test, and signal less quantity bits caused by the coupling noise at the time of amplifying adjacent bit lines are efficiently worsened by the starting sense amplifiers of an odd number column and sense amplifiers of an even number column with time delay. - 特許庁

省電力状態であることを確認するためのビットパターン／パケットを定義し、制御装置側では定期的あるいは起動時に前記ビットパターン／パケットを送信し、機器側では省電力状態で前記ビットパターン／パケットを受信した場合は省電力状態を維持したまま応答を返す。例文帳に追加

A bit pattern/packet for confirming that the equipment is at the power saving state is defined, the bit pattern/packet is transmitted periodically or at starting on the controller side and a response is returned while maintaining the power saving state when the bit pattern/packet is received at the power saving state on the equipment side. - 特許庁

この拡張用の１５ビットを利用し、ＴＳパケットヘッダ内の放送/非放送フラグと送信機のＯＮ、ＯＦＦ制御信号を絡め、中継局送信機へ起動、停止信号を伝送することで、複数の中継局送信機の起動/停止制御を行う。例文帳に追加

Using the 15 bits for expansion, start/stop control of a transmitter in a plurality of relay stations is performed by transmitting start, stop signals to the transmitters in the relay stations including broadcasting/non-broadcasting flags in a TS packet header and ON, OFF control signals. - 特許庁

これによりレプリカビット線ＲＥＰＢＬからダミーセル１０９Ｂへのリーク電流を抑え、最適な起動タイミングをセンスアンプ回路に提供できる。例文帳に追加

Accordingly, the leak current from the replica bit line REPBL to the dummy cell 109B is suppressed, and the optimum start timing is provided to the sense amplifier circuit. - 特許庁

第４のメモリサブアレイ１１Ｄと接続される内部データバスＤＢＡ及び内部カラム線起動信号線ＹＡはそれぞれ６５ビット幅の信号線として形成されている。例文帳に追加

An internal data bus DBA and an internal column line start signal line YA connected to the forth memory sub-array 11D are formed respectively as a signal line having 65 bits width. - 特許庁

ダミーセンスアンプＤＳＡは、ダミービット線ＸＤＢＬの電圧変化に応じて、リアルセンスアンプ用のセンスアンプ起動信号ＳＡＥＮを活性化する。例文帳に追加

A dummy sense amplifier DSA activates a sense amplifier start signal SAEN for a real sense amplifier in accordance with voltage variation of the dummy bit line XDBL. - 特許庁

ブートローダー選択コード２０３は、セレクタブルビットの組み合わせに応じて、インタフェース別に用意されたローダー２０２−１〜３のなかの一つを起動する。例文帳に追加

A boot loader selection code 203 activates one from loaders 202-1 to 202-3 prepared for each interface in response to a combination of selectable bits. - 特許庁

ビットストリーム復号処理部１１００と画像復号同期処理部１６００は独立動作可能に構成し中間コードを格納するバッファの状態により独立して起動させる。例文帳に追加

The bit stream decoding processing unit 1100 and the image decoding synchronous processing unit 1600 are configured to independently operate, and are independently initiated in accordance with a state of a buffer for storing the intermediate code. - 特許庁

スイッチ素子Ｓ１を開いてセンスアンプ６を起動すれば、メモリセルＭ０２から読み出されてボトムアレイブロックのビット線ＢＬ１０２に保持されているデータを、フラッシュメモリの外部に出力することができる。例文帳に追加

When the switch element S1 is opened to start a sense amplifier 6, the data read from the memory cell M02 to be stored in the bit line BL102 of the bottom array block is output to the outside of a flash memory. - 特許庁

ビットイメージデータの受信時に誤認識によりリアルタイム処理が起動することの無いようにした印刷装置の制御方法を提案すること。例文帳に追加

To propose a control method of a printing apparatus in which starting a real-time processing due to incorrect recognition is prevented when bit image data are received. - 特許庁

把手部１１の先端のドライバービット１２が接触した端子電位は、検電基板１４を介して振動モータ１５を起動させ、これによって発生する振動を使用者に伝播し、電位の存在を確認することができる。例文帳に追加

The potential of a terminal touched by a driver bit 12 in the tip of a grip part 11 starts a vibration motor 15 via a potential detecting substrate 14, the vibration generated thereby is propagated to the user, and the user can confirm the presence of the potential. - 特許庁

ＮＡＮＤ型などのビット単価の低いフラッシュメモリをブートデバイスとして使用して、常に安定的に起動する半導体装置を提供する。例文帳に追加

To provide a semiconductor device which can be always stably started by using a NAND type flash memory whose bit unit cost is low or the like as a boot device. - 特許庁

レプリカビット線の電荷をダミーセルのリーク電流により早く引き抜いてしまい、所望のセンスアンプ起動タイミングを得ることができない。例文帳に追加

To provide a semiconductor memory device in which a needless current does not flow and optimum start timing can be supplied to a sense amplifier circuit by suppressing a leak current flowing from a replica bit line 108 to a dummy cell 109. - 特許庁

ＤＢＬ１，ＤＢＬ２には、ＭＮａ２，ＭＮａ３の拡散層容量に伴う負荷容量が付加され、これに応じてデコード起動信号ＴＤＥＣからダミービット線信号ＳＤＢＬまでの遅延時間が設定される。例文帳に追加

A load capacity due to a diffusion layer capacitance of MNa2 and MNa3 is applied to DBL1 and DBL2 and accordingly a delay time from a decode start signal TDEC to a dummy bit line signal SDBL is set. - 特許庁

アレイと通信するアドレス・デコーダは、複数の行アドレス・ビットを受信し、行アドレス・ビットにより識別された要求行について、要求行の中のＮ個のパーティションのどれがアクセスされるべきであるかを判断して、選択された行の中にはあるがアクセスされるべきパーティションの中にはないアクセス・デバイスが起動されないようにする。例文帳に追加

An address decoder communicating with the array receives a plurality of row address bits, and determines which of the N partitions in a requested row must be accessed on the requested row identified by the row address bits, and does not activate the access device within the selected row but not within the partition to be accessed. - 特許庁

メモリアレイと、センスアンプ回路と、レプリカビット線に接続されたレプリカ回路、ダミーセルおよびセンスアンプ制御回路とを有する半導体記憶装置であって、レプリカビット線をダミーセルのリーク電流により速く引き抜いてしまい、所望のセンスアンプ起動タイミングが得られない。例文帳に追加

To solve the problem, wherein a replica bit line is rapidly drawn out by a leak current of a dummy cell, and wherein desired start timing of a sense amplifier cannot be obtained, in a semiconductor storage device having a memory array, a sense amplifier circuit, a replica circuit connected to the replica bit line, the dummy cell, and a sense amplifier control circuit. - 特許庁

起動プログラム実行時（システム起動時）のみ、多値ＮＡＮＤフラッシュメモリ３を２値ＮＡＮＤフラッシュメモリと同等の使い方にすることで、エラー訂正回路として２値ＮＡＮＤフラッシュメモリアクセス時に用いる小規模な１ビットエラー訂正回路４を使用することが可能となり、回路規模を削減することが可能になる。例文帳に追加

Only at the time of executing the starting program (system boot), the multivalue NAND flash memory 3 is used in the same manner as a binary NAND flash memory, whereby a small-scale 1-bit error correction circuit 4 used in binary NAND flash memory access can be used as the error correction circuit, and the circuit scale can be reduced. - 特許庁

また、払出制御用マイクロコンピュータは、外部割込要求レジスタのビットを確認することによって取込信号の入力を確認し、取込信号の入力が確認されたときに払出起動コマンドを受信し、クリアスイッチの検出信号のチェック処理を行なう。例文帳に追加

Also, the microcomputer for the putout control confirms the input of the fetch signals by confirming the bit of an external interruption request register, receives the putout activation command when the input of the fetch signals is confirmed, and performs the check processing of the detection signals of the clear switch. - 特許庁

ビスにスピンドル１０先端部のビット１２を押し付けると、これに連動してモーター２後部に備えられたバネ５が伸縮し、モーター２後部の鉄心保護キャップ６で押しボタンスイッチ４が押し込まれ、モーター２に電気が流れ起動回転する構造とした。例文帳に追加

When a bit 12 at a tip of a spindle 10 is pressed onto the screw, a spring 5 provided to a rear part of a motor 2 is interlockingly expanded and contracted, and a push button switch 4 is pressed down by an iron core protection cap 6 at the rear part of the motor 2 to power the motor 2 for activation and rotation. - 特許庁

インクジェット印刷装置１００は、吐出データ１１４のビットマップデータに基づいてインク供給情報１１５を作成し、吐出回数がインク供給情報１１５に示すインク供給のタイミングに該当する場合、マイクロポンプ１０５を起動してメインインクタンク１０２からサブインクタンク１０３にインクを供給する。例文帳に追加

The inkjet printer 100 creates ink supply information 115 from bit map data of discharge data 114, and supplies ink to the sub ink tank 103 from the main ink tank 102 by actuating the micropump 105 when the number of discharge times falls into ink supply timing shown in the ink supply information 115. - 特許庁

シーケンスプログラムを起動周期の異なる複数のタスクに割り付けて実行するプログラマブル・ロジック・コントローラにおいて、周期の異なるタスクから同一のアドレスに対して、ビットデータの書き込みが発生することを検出し、プログラム作成者に通知する機能を有するプログラマブル・ロジック・コントローラのプログラミング装置を提供する。例文帳に追加

To provide a programming device of a programmable logic controller for executing a sequence program by allocating it to a plurality of tasks whose start cycles are different, which has a function of detecting that the writing of bit data is generated from those tasks whose cycles are different to the same address, and informing a program preparer of the result. - 特許庁

これにより、同一コラムに属する全メモリセル２０１，２０２中のアクセストランジスタのオフリーク電流の総和が、１個のドライブトランジスタのオン電流（ドライブ電流）に匹敵するほど大きくても、センスアンプ２５０の起動時に相補ビット線対ＢＩＴ０，ＮＢＩＴ０の間に所要の大きさの電位差が確保される。例文帳に追加

Thus, even when the total sum of the off-leak current of an access transistor in the entire memory cells 201 and 202 belonging to the same column is as large as the on-current (drive current) of one drive transistor, the potential difference of a required size is secured between the complementary bit line pair BITO and NBITO at the time of the activation of a sense amplifier 250. - 特許庁

録画データファイルがＨＤＤ上のブロックとして管理されているときに、装置起動の初期化時であって、ＨＤＤ上のブロックの空きを管理するためのメモリ上のビットマップテーブルを作成しているときに、必要なハードウェアとソフトウェアの初期化が終了して録画データが再生可能になっていれば、制御部は、録画の再生を受け付ける。例文帳に追加

When a video recording data file is managed as a block on the HDD, a device is in an initialization time of start, when the bit map table on a memory for managing a space of the block on the HDD is made, if initialization of required hardware and software is finished and video recording data can be reproduced, the control part receives reproduction of video recording. - 特許庁

ネットワーク１００を介して撮像装置２００の遠隔制御を行う遠隔制御装置３００は、カメラ制御クライアント４１１によりカメラ１０をネットワーク１００を介して遠隔制御すると共に、映像受信ソフトウェア４１２により映像信号を受信するクライアント端末６０と、映像表示ウィンドウ６００が起動したときに映像信号を画像として表示されるビットマップディスプレイ１３５とを備える。例文帳に追加

The remote controller 300 for remotely controlling an image pickup device 200 via a network 100 remotely controls the camera 10 via the network 100 by a camera control client 411 and is provided with a client terminal 60 that receives a video signal by video reception software 412 and a bit map display device 135 that displays the video signal as an image when a video display window 600 is started. - 特許庁

方法は、ＵＥでＨＳ−ＳＣＣＨ削減動作（ＨＳ−ＳＣＣＨ ｌｅｓｓ ｏｐｅｒａｔｉｏｎ）モードを起動する前に、ＨＳ−ＳＣＣＨ削減情報要素のうちＨＳ−ＰＤＳＣＨ Ｃｏｄｅ Ｉｎｄｅｘ変数に基づいて第一ＨＳ−ＰＤＳＣＨチャネルコードを設定する段階と、ＨＳ−ＳＣＣＨ削減情報要素のうち、１ビットで表示されるブール変数に基づいて第二ＨＳ−ＰＤＳＣＨチャネルコードを設定する段階とを含む。例文帳に追加

This method comprises steps of: setting a first HS-PDSCH code according to a variable "HS-PDSCH Code Index" of an "HS-SCCH less information element before a user equipment activates an HS-SCCH less operation mode; and setting a second HS-PDSCH code according to a Boolean variable of the HS-SCCH reduction information element, wherein the Boolean variable is indicated by one bit. - 特許庁