「Bus error」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

Also, the transfer of the data between the encoding/decoding circuit 16 and the 1st error correction circuit 14 or the buffer controller 11 is carried out by a prescribed handshake through a bus.例文帳に追加

また、符号化／復号化回路１６と、第１誤り訂正回路１４やバッファコントローラ１１との間のデータの転送は、バスを介して所定のハンドシェイクにより行うようにした。 - 特許庁

To provide a diagnostic control system for safely and correctly perform diagnosis by preventing the malfunction of a module due to a test pattern or the error of a diagnostic report concerning the diagnosis of a common bus.例文帳に追加

共有バスの診断において、テストパターンによるモジュールの誤動作や診断報告の誤りを防止し、安全かつ正確な診断を実施するための診断制御方式を提供する。 - 特許庁

In this information processor having a plurality of devices interconnected through buses 60 and 70, the device is provided with a detecting means 230 for detecting an error at the time of executing the transaction of the bus and recoding means 170 and 200 for recording the kind of the error and the information of the device which detect the error as an error event in a recording medium 240 according to the detected result of the detecting means.例文帳に追加

この発明は、バス６０、７０を介して接続される複数のデバイスを有する情報処理装置に於いて、前記デバイスは、バスのトランザクションの際、エラーを検出する検知手段２３０を具備し、更に、前記検出手段の検出結果に従い、エラーの種類と共に、エラーを検出したデバイスの情報をエラーイベントとして記録媒体２４０に記録する記録手段１７０、２００とを具備したことを特徴とする。 - 特許庁

To perform detection of occurrence of an error in an address signal and specification of a fault address line during a normal operation concerning a bus system and a bus failure coping method, and to, when an address fault is occurred, perform access successively even after the address fault is occurred in a memory area which has been accessed until that time.例文帳に追加

バスシステム及びバス障害対処方法に関し、通常の運用動作中にアドレス信号の誤り発生の検出及び障害アドレス線の特定を行い、アドレス障害発生時、それまでアクセスしていたメモリ領域にアドレス障害発生後も引き続きアクセス可能とする。 - 特許庁

The encoded data inputted from the outside and demodulated by a demodulating means 316 are stored in the second memory by a bus control means 314 and data decoded and error-corrected by the processor means 310 are applied from the second memory to a host interface means by the bus control means 314.例文帳に追加

外部から入力し復調手段（３１６）で復調され符号化データはバス制御手段（３１４）により第２のメモリに格納され、プロセッサ手段で復号及びエラー訂正されたデータは、バス制御手段により第２のメモリからホストインタフェース手段（３１７）に与えられる。 - 特許庁

To search and separate the line section of a fault place between SDH/SONET transmitters in the case when a signal error can not be detected by a B3-byte check for bus error monitoring about a method for searching a fault section between the SDH/SONET transmitters.例文帳に追加

ＳＤＨ／ＳＯＮＥＴ伝送装置間の故障区間探索方法に関し、パス誤り監視用のＢ３バイトのチェックでは信号エラーが検出されない場合に、ＳＤＨ／ＳＯＮＥＴ伝送装置間における故障箇所の回線区間を探索して切り分けることを可能にする。 - 特許庁

Then, whether or not an error exists in read data is decided about the content of a data field read from a data memory for transmission of the communication controller by using 2nd data for error detection included in the data field, and an illegal data due to memory abnormality, noise on a parallel bus, etc., is detected.例文帳に追加

そして、通信コントローラの受信用データメモリから読み込むデータフィールドの内容に対し、読み込んだデータに誤りがないか否かをデータフィールド内に含まれる第２の誤り検出用データを用いて判定し、メモリ異常やパラレルバス上のノイズ等によるデータ化けを検出する。 - 特許庁

In a data write operation using the second operation mode, a data transfer section 17 transfers data, which is supplied from an input/output section 40, to a buffer section 12 via a data bus DIR; transfers the data transferred to the buffer section 12 to an error correction section 20; and transfers parity data generated in the error correction section 20 to the buffer section 12.例文帳に追加

データ転送部17は、第２の動作モードにおいて、データの書き込み時、データバスDIRを介して入出力部40から供給されたデータをバッファ部12に転送し、バッファ部12に転送されたデータをエラー訂正部20に転送し、エラー訂正部20において、生成されたパリティデータをバッファ部12に転送する。 - 特許庁

In this serial bus controller, transmission FIFO 331 for setting transmission data in LINK-IC33, a register 332 having an area for controlling error transmission and a transmission control part 333 for transmitting a packet after obtaining a bus which is obtained by a bus mediation request are arranged, and a function for creating the optional form packet by setting the register 332 is also provided.例文帳に追加

シリアルバスコントローラに於いて、ＬＩＮＫ−ＩＣ３３に送信データを設定する送信用ＦＩＦＯ３３１とエラー送信制御用の領域を有するレジスタ３３２、バス調停要求により得たバスを獲得した後にパケット送信する送信用制御部３３３を設け、レジスタ３３２の設定により任意の形式のパケットを発生できる機能を設けたことを特徴とする。 - 特許庁

When the associated data processing circuits 4, 6, 8 are powered-down or otherwise nonresponsive, the diagnostic interface circuits 16, 18, 20 return a diagnostic bus transaction error signal to the diagnostic interface circuit 12.例文帳に追加

関係するデータ処理回路４、６、８が電力断しているか、または応答しない場合、診断インタフェース回路１４、１６、１８は診断バストランザクションエラー信号を診断インタフェース回路１２に返す。 - 特許庁

Thus, not only the initial high data discrimination error can be resolved, but also the global data bus swings restrictedly only within an optimized voltage range, and faster data transmission becomes possible.例文帳に追加

これにより最初のハイデータ判別エラーを解決できるだけでなく、グローバルデータバスが最適化された電圧範囲内だけで制限されたスイングをするようになり、より速いデータ送信が可能である。 - 特許庁

The plurality of control systems perform the communications in the phase structure of ring topology, and perform the communications by changing the phase structure of ring topology to a phase structure of bus topology if an error occurs in the communications.例文帳に追加

複数の制御システムは相互にリングトポロジの位相構造で通信を行ない、通信に異常が発生した場合はリングトポロジの位相構造からバストポロジの位相構造に変換して通信を行う。 - 特許庁

To prevent the data breakdown of a disk by error-detecting the write transfer of correct data to any erroneous disk device caused by the failure of a bus or the internal failure of a disk array control part.例文帳に追加

バス故障またはディスクアレイ制御部内部の故障により発生する、正しいデータの誤ったディスク装置への書き込み転送をエラー検出可能とすることでディスクのデータ破壊を未然に防止する。 - 特許庁

A diagnostic means 23 successively acquires communication error status stored in the communication status storage means 21 in a fixed period, and diagnoses the communication state of field bus communication based on the acquired communication error status, and successively acquires the connection status updated by the connection status updating means 22 in the fixed period, and diagnoses the communication state of the field bus communication based on the acquired connection status.例文帳に追加

診断手段２３は、通信状況蓄積手段２１に蓄積された通信エラー状況を定周期で順次取得し、取得された通信エラー状況に基づいてフィールドバス通信の通信状態を診断するとともに、接続状況更新手段２２により更新された接続状況を定周期で順次取得し、取得された接続状況に基づいてフィールドバス通信の通信状態を診断する。 - 特許庁

A PCI bus monitor circuit 200 monitors the target address of a command performed on the PCI bus 10 and the target operation signals a20 to d50 from the PCI devices a100 to d130 and sends an error report signal 210 to the processor part 1 if multiple PCI target devices respond in one PCI cycle.例文帳に追加

ＰＣＩバス監視回路２００は、ＰＣＩバス１０上で実行されるコマンドのターゲットアドレスおよび複数のＰＣＩデバイスａ１００〜ｄ１３０からのターゲット動作信号ａ２０〜ｄ５０を監視し、１つのＰＣＩサイクルに対して複数のＰＣＩターゲットデバイスが応答した場合にプロセッサ部１にエラー報告信号２１０を上げる。 - 特許庁

When a specified transaction does not normally finish because a transfer error occurs in communicating at certain transfer speed in the IEEE 1394 bus, speed information in a self ID packet issued by a self device is changed and a bus is initialized so that a reception side performs communication at highly reliable transfer speed.例文帳に追加

ＩＥＥＥ１３９４バスにおいてある転送スピードの通信時に転送エラーが発生することにより所定のトランズアクションが正常に完了しない場合、受信側が信頼性の高い転送スピードで通信を行う為に自デバイスが発行するセルフＩＤパケット中のスピード情報を変更しバスの初期化を行う。 - 特許庁

When the data D' are read out, and the result is inputted to a data converter 2007 through a data bus 2006, separated to data and an error correction code by the data converter 2007, and inputted to an ECC inspection device 2008.例文帳に追加

データD'読み出しの際は、データバス２００６を通してデータ変換装置２００７に入力し、データ変換装置２００７によってデータ部とエラー訂正コード部に分離した結果をECC検査装置２００８に入力する。 - 特許庁

A write completion notifier 13 is provided on the side of the bus 1 and issues a defective data read request intentionally causing an error, to the IO device controller 22 after issuing a data write request to the IO device controller 22.例文帳に追加

そして、書き込み完了通知器１３は、バス１側に設けられ、ＩＯデバイスコントローラ２２へのデータライト要求の後に、意図的にエラー発生させるための不良データリード要求をＩＯデバイスコントローラ２２へ発行する。 - 特許庁

Consequently, even after accepting a retransmission request again by the action of an A108 from the application 16, the driver 2c outputs an error showing that the bus is waiting for the completion of initialization to the application 16.例文帳に追加

したがって、ドライバ２ｃは、アプリケーション１６からＡ１０８のアクションによって送信再依頼を受け入れても、バスが初期化完了待ちの状態であることを示すエラーをアプリケーション１６に対して出力する。 - 特許庁

(1) If a transaction from the IO device accesses other than the resources assigned to LPAR to which the device having generated the transactions belongs, an information processor reports it to CPU as an error, and completes the transaction on the IO bus.例文帳に追加

(1)IOデバイスからのトランザクションのアクセス対象が、該トランザクションを発生したデバイスが属するLPARに割り付けられた資源以外の場合には、CPUにエラーとして報告すると共にIOバス上で、該トランザクションをIOバス上で完了させる。 - 特許庁

To realize quick and reliable data communication capable of performing correct data transfer without requesting data retransfer even when any data error is generated on the path of data communication through a serial bus such as an USB.例文帳に追加

ＵＳＢ等シリアルバス経由のデータ通信の経路でデータ誤りが発生した場合であっても、データ再転送を要求することなしに正しいデータ転送が可能な、高速且つ信頼性の高いデータ通信を可能とする。 - 特許庁

To provide a multiport memory element capable of preventing a first high data error phenomenon in initial operation in a current sensing system global data bus transmission and reception structure without inducing any problems in the transmission of raw data.例文帳に追加

本発明は、ローデータ伝送時問題を誘発しないながら、電流センシング方式のグローバルデータバス送受信構造における初期動作時最初ハイデータエラー現象を防止できるマルチポートメモリ素子を提供すること。 - 特許庁

To prevent a data error of a time switch in operation by preventing the output of illegal data to an output highway and an external accessing data bus if a time switch is extended in existing time switches having an extension function.例文帳に追加

拡張機能を有する時間スイッチにおいて、時間スイッチを増設した場合に出力ハイウェイおよび外部アクセス用データバス上への不正データ出力を防止し、運用中の時間スイッチ上でのデータ誤りを防止すること。 - 特許庁

(1) When an access object of the transaction from the IO device is other than the resource allocated to the LPAR to which the device which has generated the transaction belongs, the transaction is completed on the IO bus as well as the access object is reported to a CPU as an error.例文帳に追加

(1) IOデバイスからのトランザクションのアクセス対象が、該トランザクションを発生したデバイスが属するLPARに割り付けられた資源以外の場合には、CPUにエラーとして報告すると共にIOバス上で、該トランザクションをIOバス上で完了させる。 - 特許庁

To provide a data transmission processing device which causes no error in data signal transmission even if data-signal transmission requests from a plurality of modules conflict when data signals are transmitted from one module via a common bus.例文帳に追加

１個のモジュールから共通バスを介してデータ信号が転送されている際に、複数のモジュールからデータ信号の転送要求が競合しても、データ信号の転送エラーが生じないデータ転送処理装置を提供する。 - 特許庁

When it is discriminated that an error content from a PCI bus interface control part 103, etc., is a critical fault, a critical fault detecting circuit 105 stores critical fault information, which indicates the detection of the critical fault in a nonvolatile memory 106, and outputs a critical fault detection report to the PCI bus interface control part 103.例文帳に追加

致命障害検出回路１０５は、ＰＣＩバスインタフェース制御部１０３等からのエラー内容を致命的な障害と判別すると、不揮発性メモリ１０６に致命的な障害が検出されたことを示す致命的障害情報を格納し、ＰＣＩバスインタフェース制御部１０３に致命障害検出通知を出力する。 - 特許庁

To provide a battery connecting plate capable of forming wiring with no interference of a bus bar with a voltage detecting terminal without remarkably improving the battery connecting plate even if a complicated wiring pattern by the bus bar is required in a limited space, and normally connecting to a battery cell by absorbing an error in the length of the battery cell.例文帳に追加

主に電気自動車やハイブリッド自動車等のバッテリと接続されるバッテリ接続プレートであって、複雑な配線パターンが要求されても、大幅な改良をすることなく、かつ、バスバーと電圧検出ターミナルとが干渉することなく、バッテリの長さ誤差を吸収して、常に正常にバッテリと接続が行えるようにすること。 - 特許庁

To provide a data processing circuit for correcting and detecting errors, which suppresses a bus occupying ratio and reduces current consumption, by reducing an error correction processing time including syndrome operation and CRC(cyclic redundancy check code) operation so as to reduce access to buffer RAM.例文帳に追加

従来のデータ処理回路は、エラー訂正終了後にマトリックスデータをバッファＲＡＭ２より読み出し、ＣＲＣ演算を行っているため、エラー訂正時の処理時間が長く、かつ、バッファＲＡＭのバス占有率が高く、消費電流も多い。 - 特許庁

A bus arbiter 1 receives requests RQ0-RQn of the initiator, and has an allowed time decision function-equipped page hit error decision part 2, an allowed time decision function-equipped bank open/close decision part 3, and an allowed time decision function-equipped LRU (Least Recently Used) part 4, inside itself.例文帳に追加

バスアービタ１は、イニシエータのリクエストＲＱ０〜ＲＱｎを受け、内部に許容時間判定機能付きページヒットミス判定部２、許容時間判定機能付きバンクオープンクローズ判定部３、及び許容時間判定機能付きＬＲＵ部４を有している。 - 特許庁

To provide a disk array controller which can perform necessary irreducible initialization by holding cache information, error information, etc., even when firmware is reset by bus resetting, etc., and a resetting method for the disk array controller.例文帳に追加

バスリセット等のファームウェアのリセット処理が発行された場合であっても、キャッシュ情報、エラー情報等を維持して、必要最低限の初期化を行うことのできるディスクアレイ制御装置およびディスクアレイ制御装置のリセット処理方法を提供すること。 - 特許庁

The flat plate terminal 24 on power source side is jointed to one end side of the bus bar 31 by a bolt 34 and a square nut 35, and a terminal jointing part formed by the bolt and nut can be moved in the area of an error absorbing concave part 18 of a housing 11 by adjusting the position.例文帳に追加

そのバスバー３３の一端側に電源側の平板端子２４がボルト３４と角形ナット３５で結合されるが、このボルト・ナットによる端子締結部はハウジング１１の誤差吸収凹部１８の領域内で位置調整して移動させることできる。 - 特許庁

Each internal bus monitor 101 is set to be able to overwrite the existing log information of an output data having no error transmitted, overwrites the existing log information by using the new log information if the new log information is acquired, and stores it in the memory space.例文帳に追加

各内部バスモニタ１０１は、伝えられたエラーがない出力データに対応するログ情報について、上書き可能とし、次に新しくログ情報を取得した場合に、上書き可能なログ情報を新しいログ情報で上書きして、メモリ空間に記憶させる。 - 特許庁

To prevent resulting in error countermeasure control including communication stoppage so that communication control and image information-transceiving control give influence to each other in a case where the communication control and the image information transceiving control are executed by a common serial bus.例文帳に追加

通信制御と画像情報送受信制御とを共通のシリアルバスで実行する場合に、通信制御及び画像情報送受信制御のそれぞれが互いに影響を及ぼすことなく、通信断を含む誤り対応制御に至ることを防止する。 - 特許庁

In the case of a cache error, the prefetch object address is temporarily stored in the prefetch mechanism 6 and the prefetch mechanism 6 reads data from an external memory through a bus interface 5 and stores the data in the data cache 3 independently of the operation of the instruction executing unit 1.例文帳に追加

キャッシュミスの場合はプリフェッチ対象アドレスを一時的にプリフェッチ機構６に蓄えておき、命令実行ユニット１の動作とは独立にプリフェッチ機構６がバスインターフェース５を通して外部メモリからデータを読み出してデータキャッシュ３にデータを格納する。 - 特許庁

A motor driving inverter is provided with an extremely small capacity reactor 11 and an extremely small capacity capacitor 12 between DC bus bars of the inverter 3, operates an input current error canceling component that cancels an input current error operated by a input current error operation means 21, and comprises a motor voltage command correction means 17 that adds the component to a voltage command value.例文帳に追加

極めて小容量のリアクタ１１とインバータ３の直流母線間には極めて小容量のコンデンサ１２が設けられたモータ駆動用インバータで、入力電流誤差演算手段２１で演算された入力電流誤差をなくす入力電流誤差解消成分を演算し、電圧指令値に加算するモータ電圧指令補正手段１７を備えることによって、小型・軽量・低コストなモータ駆動用インバータ制御装置においても、交流電源電流の高調波規制に対応できるものである。 - 特許庁

If a bus signal in the device interface is different from a predicted one, an error signal is generated.例文帳に追加

当該テスト信号は、バス・セグメントと、バスからアダプタ・カードを分離するためのデバイス・インターフェースのバス・スイッチと、デバイス・インターフェースのスロットに挿入されるアダプタ・カードの回路またはバッファと、に関連する１つまたは複数の障害を識別するように構成された１つまたは複数のビット・パターンを有することができる。 - 特許庁

Even if a bus reset is generated during the transfer of printing information from a PC to the printer, the job based on the printing information is never error-ended, and the transfer of the printing information from a recording regeneration device or PC to the printer is smoothly performed after the reconfiguration of the network.例文帳に追加

これにより、ＰＣからプリンタへの印刷情報の伝送中にバスリセットが発生しても、その印刷情報に基づくジョブがエラー終了されることがなく、ネットワーク再構築後、記録再生装置やＰＣからプリンタへの印刷情報の伝送がスムーズに行われる。 - 特許庁

To efficiently avoid an error in the connection or switching of a cable due to a user in an environment like a domestic local area network(LAN) to which plural pieces of equipment are connected by an Institute of Electrical and Electric Engineers(IEEE) 1394 serial bus.例文帳に追加

従来の技術では、ＩＥＥＥ１３９４シリアルバスにより複数の機器が接続される家庭内ＬＡＮのような環境において、機器やケーブルの障害ではなく、ループ状のケーブルの誤った不正な接続を検出して、当該ポートを特定する表示を行なうことが考慮されていない。 - 特許庁

To solve the matter of a bus type clock distribution circuit that a factor of switching error or jitter is inherent to the circuit because a reflected waveform from each branch line is superimposed on a drive waveform, and thereby the distributable distance and the number of fan-out are retrained severely when it is applied to a high frequency circuit.例文帳に追加

関連技術のバス型クロック分配回路は、各分岐配線による反射波形が駆動波形に重なり合い、スイッチング誤りやジッタの要因を内在しており高周波回路に適用するにあたり分配可能な距離やファンアウト数が厳しく制約される。 - 特許庁

The result of adding a key K to data D in a key adder 2001 and the data D' obtained by being deformed by using a data converter 2003 on the basis of an error correction code generated by an ECC generator 2002 are stored in a storage device 2005 through the data bus 2004.例文帳に追加

鍵加算装置２００１においてデータDに鍵Kを加算した結果と、ECC生成装置２００２によって生成されたエラー訂正コードに基づいてデータ変換装置２００３を用いて変形して得たデータD'を、データバス２００４を通じて記憶装置２００５に記録する。 - 特許庁

To provide a multi-port memory device capable of preventing an initial high data discrimination error at the time of initial operation in a global data bus transmitting/receiving structure of a current sensor system at the time of transmitting low data, and also to provide a multi-port memory device capable of transmitting a data faster.例文帳に追加

ローデータの送信時、問題を誘発せずに電流センサ方式のグローバルデータバス送受信構造における初期動作時、最初のハイデータ判別エラーを防止できるマルチ−ポートメモリ素子を提供し、また、より速いデータ送信が可能なマルチ−ポートメモリ素子を提供すること。 - 特許庁

Thus, the address outputted to the memory controller 200 and the address outputted from the memory controller 200 to the buffer memory 400 are monitored so that it is possible to detect the error of the address in the memory interface bus without incorporating any address in the data stored in the buffer memory 400.例文帳に追加

このように、メモリコントローラ２００に出力されるアドレスと、メモリコントローラ２００からバッファメモリ４００に出力されるアドレスとを監視することにより、バッファメモリ４００に格納されるデータ中にアドレスを組み込まなくても、メモリインタフェースバスでのアドレスのエラーを検出できる。 - 特許庁

When the presence of time dependent interference is determined, based on the transmission line status information or packet error detection information fetched via a register 113 for CPU I/F, a PHY mode that is to be used in each zone is determined for each communicating party and set through a CPU bus to a PHY mode table 115.例文帳に追加

時間依存性の干渉があると判定するとき、CPU I/F用レジスタ１１３を経由して取り込んだ伝送路状態情報またはパケットエラー検出情報に基づいて、通信相手毎に、各ゾーンで使用すべきＰＨＹモードを決定し、ＣＰＵバスを通じてＰＨＹモードテーブル１１５に設定する。 - 特許庁

When the host 2 reads the sector data, a data switching means 11 outputs the N-th sector data read from the first memory to a system bus and simultaneously outputs the (N+1)-th sector data (next sector data to be read by host computer) read from the second memory to an error correcting means.例文帳に追加

ホスト２がセクタデータをリードするときには、データ切換手段１１において、第１のメモリから読み出したＮ番目のセクタデータをシステムバスに対し出力すると同時に、第２のメモリから読み出したＮ＋１番目のセクタデータ（ホストコンピュータが次にリードするセクタデータ）をエラー訂正手段に対し出力する。 - 特許庁

When the host 2 reads the sector data, a data switch means 11 simultaneously outputs the N-th sector data read from the first memory to a system bus and outputs the (N+1)-th sector data read from the second memory (next sector data to be read by the host computer) to the error correction means.例文帳に追加

ホスト２がセクタデータをリードするときには、データ切換手段１１において、第１のメモリから読み出したＮ番目のセクタデータをシステムバスに対し出力すると同時に、第２のメモリから読み出したＮ＋１番目のセクタデータ（ホストコンピュータが次にリードするセクタデータ）をエラー訂正手段に対し出力する。 - 特許庁