「CPU device」に関連した英語例文の一覧と使い方(23ページ目) - Weblio英語例文検索

To provide a train information management device and a majority decision processing method allowing execution of majority calculation without increasing a load in a CPU.例文帳に追加

ＣＰＵの負荷を増大させることなく多数決演算を実行可能な列車情報管理装置および多数決処理方法を得る。 - 特許庁

The data processing device includes: device control threads one for each peripheral device which can perform independent operation; CPU processing threads one for each data processing to be executed in a CPU; a control thread including a processing part for constructing an application by using these threads; and an application management table for defining the application and managing the execution of the application by combining each of processing parts.例文帳に追加

独立動作可能な周辺デバイス毎にデバイス制御スレッドと、ＣＰＵで実行するデータ処理毎にＣＰＵ処理スレッドと、それらのスレッドを使用してアプリケーションを構築するための処理部を備える制御スレッドと、各処理部の組合せで、アプリケーションを定義、実行管理するアプリケーション管理テーブルを備える。 - 特許庁

This information processor having an CPU and a storage device storing the plurality of programs executed by the CPU has a second storage device storing an environment setting file allowing the reference from two or more programs among the plurality of programs stored in the storage device.例文帳に追加

ＣＰＵと、前記ＣＰＵによって実行される複数のプログラムが格納された記憶装置とを有する情報処理装置において、前記記憶装置に格納された複数のプログラムのうちの少なくとも２つ以上のプログラムから参照可能な環境設定ファイルを記憶する第２の記憶装置を備えた。 - 特許庁

The control device 12 outputs a pseudo acknowledge signal DK instead of a normal acknowledge signal DK23 to the control device 11 when the CPU 10 accesses to the external processing device in a handshake method and when it is detected that the communication between the external processing part and the CPU 10 is brought into a runaway state.例文帳に追加

暴走検出制御装置１２は、ＣＰＵ１０が外部処理部とハンドシェーク方式でメモリアクセスしているときに、外部処理部とＣＰＵ１０との通信が暴走状態になったことを検出した場合、正規アクノリッジ信号ＤＫ２３に代えて擬似アクノリッジ信号ＤＫをメモリアクセス制御装置１１に出力する。 - 特許庁

An abnormality detection means (game managing CPU 21) in the performance managing device monitors display control signals generated and transmitted for each frame display from the image reproducing device (image reproducing CPU 31) and detects the abnormality of the image reproducing device when the display control signal is not detected within prescribed time.例文帳に追加

演出管理装置中の異常検出手段（遊技管理ＣＰＵ２１）が、画像再生装置（画像再生ＣＰＵ３１）からフレーム表示毎に生成され送信される表示制御信号を監視し、所定時間内に表示制御信号が検出されなかったときに画像再生装置の異常を検知する。 - 特許庁

This coin handling device is connected to a plurality of devices including at least one coin handling unit, uses the main control device which has, a CPU, a ROM and a RAM, and is provided with an individual control device comprising CPU, ROM and RAM.例文帳に追加

少なくとも１つのコイン取り扱い装置を含む複数の装置に接続されており、かつ、ＣＰＵとＲＯＭ及びＲＡＭを有する主制御装置を用いるコイン取り扱い装置を制御装置するものであって、前記コイン取り扱い装置はＣＰＵとＲＯＭ及びＲＡＭよりなる個別制御装置を備える構成にした。 - 特許庁

A communication device is characterized in including a magnetic field antenna section 50 which performs magnetic field communication with an external device in a predetermined frequency; a CPU 72 which monitors a status of communication, due to the magnetic field antenna section 50, with the external device; and a reactance variable section 52 which varies the predetermined frequency in accordance with the communication status monitored by the CPU 72.例文帳に追加

外部機器と所定の周波数で磁界通信を行う磁界アンテナ部５０と、磁界アンテナ部５０による外部機器との通信状態を監視するＣＰＵ７２と、ＣＰＵ７２により監視された通信状態に応じて所定の周波数を変更するリアクタンス可変部５２を有することを特徴とする。 - 特許庁

A CPU 2, a main storage device 3, an input/output device 4 comprised of a CRT display device and an operation input device, an ISDN interface 5, a disk 6, and an optical card device 7 are connected to stem bus 1 which connects respective modules in a medical work station.例文帳に追加

医療用ワークステーション内の各モジュールを接続するシステムバス１には、ＣＰＵ２、主記憶装置３、ＣＲＴの表示装置とオペレーション入力装置から成る入出力装置４、ＩＳＤＮインタフェイス５、ディスク６、光カード装置７がそれぞれ接続されている。 - 特許庁

The ATA device side I/F 60 is prescribed by ATA standards for providing data for the host CPU 30, and includes a task register that can be read by the host CPU 30 via ATABUS1, in which data notifying the occurrence of events to the host CPU 30 and/or data on the events is set.例文帳に追加

ＡＴＡデバイス側Ｉ／Ｆ６０は、ホストＣＰＵ３０にデータを提供するためにＡＴＡ規格において規定されており、ＡＴＡＢＵＳ１を介してホストＣＰＵ３０が読み出し可能なタスクレジスタを含み、ホストＣＰＵ３０に対してイベントの発生を通知するデータ及び／又はイベントの内容に関するデータをタスクレジスタに設定する。 - 特許庁

This device is provided with a CPU 10101 for running a prescribed program, a memory 10103 for storing the program to be run by the CPU 10101 and data to be used for that program and a memory protection controller 10102 for determining whether the memory 10103 is illegally accessed by the program to be run by the CPU 10101 or not.例文帳に追加

所定のプログラムを実行するＣＰＵ１０１０１と、ＣＰＵ１０１０１で実行するプログラムおよびそのプログラムで使用するデータを格納するメモリ１０１０３と、ＣＰＵ１０１０１で実行するプログラムがメモリ１０１０３に対して不正アクセスしたか否かを判断するメモリ保護制御装置１０１０２とを備えている。 - 特許庁

To provide a memory control device that the waiting state of a CPU is minimized to improve the information processing speed of the CPU without reducing the transferred efficiency of a transfer circuit even when a competition occurs between an access request from the CPU to a memory and a direct memory access(DMA) request from the transfer circuit.例文帳に追加

メモリに対するＣＰＵのアクセス要求と転送回路のＤＭＡ要求との競合が発生しても、前記転送回路の転送効率を低下させることなく、前記ＣＰＵのウェイト状態を最小限にしこのＣＰＵの情報処理速度を向上させたメモリ制御装置を提供することを目的とする。 - 特許庁

The CPU load management device 2 calculates a throughput on the basis of a CPU utilization rate provided from a CPU load monitor mechanism 1 by each unit time and contents of a throughput management table 6 or the like at that time in response to the request and creates a throughput management record of the data transfer job 3a to register it to the throughput management table 6.例文帳に追加

この要求により、ＣＰＵ負荷管理機構２はＣＰＵ負荷モニタ機構１から単位時間毎に提供されるＣＰＵ利用率やそのときのスループット管理テーブル６の内容などに基づいて、スループットを計算し、データ転送ジョブ３ａのスループット管理レコードを作成してスループット管理テーブル６に登録する。 - 特許庁

In this context switching device, the context of a corresponding register on a Set-MEM side is successively saved matched with the updating of the context inside the register on a Set-CPU side and the context of the register on the Set-MEM side corresponding to the register where the context is not updated on the Set-CPU side is bank-switched to the register on the Set-CPU side.例文帳に追加

本発明のコンテキスト切替装置では、Set#ＣＰＵ側でのレジスタ内のコンテキストの更新に合わせて、Set#ＭＥＭ側の対応するレジスタのコンテキストが順次退避されると共に、Set#ＣＰＵ側でコンテキストの更新がされなかったレジスタに対応したSet#ＭＥＭ側のレジスタのコンテキストが、Set#ＣＰＵ側のレジスタにバンク切替される。 - 特許庁

Reset IC 80 always receives the regular signal V_out for detecting of CPU erroneous operation outputted from a pulse output device 79 and at the stage where it becomes impossible to receive this signal, it judges that a CPU 75 starts an unexpected operation an ends out the reset signal (a command signal interrupting restart) to the CPU 75.例文帳に追加

リセットＩＣは８０、パルス出力器７９から出力されるＣＰＵ不正動作検出用の定形信号Ｖ_out を常時受信し、この信号が受け取れなくなった段階で、ＣＰＵ７５が不測の動作を開始したと判断して、リセット信号（リスタート割込みを掛ける指令信号）をＣＰＵ７５に送出する。 - 特許庁

An energization switch switches so that a display device receives synchronously with display image data A1, A2, A3, etc. when a CPU is in normal operation, but switches so that the display device receives synchronously with abnormality analysis data B1, B2, B3, etc. when the abnormality of the CPU is detected.例文帳に追加

通電切替器は、ＣＰＵが通常動作しているときには表示装置が表示画像データＡ１、Ａ２、Ａ３…に同期して受信するように切替えるものの、ＣＰＵの異常が検出されたときには表示装置が異常解析データＢ１、Ｂ２、Ｂ３…に同期して受信するように切替える。 - 特許庁

This operation is automated by CPU control to measure the waveform at fixed time intervals, and the peak or the peak-to-peak value of the waveform and other waveform parameters are stored in a memory device together with measurement times by CPU control and are displayed on the display device in response to an instruction.例文帳に追加

前記の操作をＣＰＵ制御により自動化し、前記波形を一定の時間間隔で測定し、その波形のピーク値あるいはピーク対ピーク値その他の波形パラメタを測定時刻と共にＣＰＵ制御によりメモリ装置に記憶し、指示に応じて表示器上に表示させる。 - 特許庁

This electronic counter device comprises a CPU 11 for counting the number of operation of an operation key to controlling the whole device, a clock IC 21 for informing the CPU 11 of the time, a memory unit 41, and a proximity switch 7 for detecting that the operation key is operated by a user.例文帳に追加

電子カウンタ装置は、操作キーが操作された回数をカウントして装置全体を制御するＣＰＵ１１、時刻をＣＰＵ１１に通知するための時計ＩＣ２１、メモリ部４１、使用者により操作キーが操作されたことを検知するための近接スイッチ７等が備えられている。 - 特許庁

A distance to an operator is measured by a distance sensor 28, and when the distance is in a separating direction on the basis of a predetermined distance D_2, a CPU 10 executes a screen shutter process of a display device 14; and the CPU executes a screen release process of the display device 14 when the distance is in an approaching direction.例文帳に追加

距離センサ２８でオペレータとの距離を測定し、その距離が所定距離Ｄ_2 を基準にして離れる方向であれば、ＣＰＵ１０は、表示装置１４のスクリーンシャッタ処理を行い、近づく方向であれば、表示装置１４のスクリーン解除処理を実行する。 - 特許庁

In addition to a device main body CPU 1, microcomputer 51 (incorporating a keyboard 5), that is in operation asynchronously with the CPU 1 and having already been mounted, is used to remotely access a management object device that causes hang-ups, uses a reset circuit 54 to conduct reset processing so as to enhance the convenience of the remote access by restoration by restart.例文帳に追加

機器本体ＣＰＵ１とは別に非同期で動作する既に実装されているマイコン（キーボード５内蔵の５１）を用いてハングアップした管理対象機器をリモートアクセスしてリセット回路５４によりリセット処理を行い、再起動による復旧でリモートアクセスの利便性をはかる。 - 特許庁

An FPGA device 100 to be constituted by adding the network function together with a central processing unit(CPU), a storage device (memory) and having the CPU, the memory, the network function and the FPGA is constituted as a system to perform configuration of the FPGA from the network 10.例文帳に追加

中央演算処理装置（ＣＰＵ）、記憶装置部（メモリ）とともにネットワーク機能を付加して構成するとともに、ＣＰＵ、メモリ、ネットワーク機能、およびＦＰＧＡを有するＦＰＧＡ装置１００について、ネットワーク１０上からＦＰＧＡのコンフィグレーションを行う方式とする。 - 特許庁

A voltage control circuit 112 supplies power to the bus bridge and a primary CPU 111 when an image forming device 100 is in an operational state, and shuts off the power supply to the bus bridge 110 and the primary CPU 111 when the image forming device 100 is in the power-saving state.例文帳に追加

電圧制御回路１１２は、画像形成装置１００が稼動状態にあるときはプライマリＣＰＵ１１１及びバスブリッジへ電力を供給し、画像形成装置１００が省電力状態にあるときはプライマリＣＰＵ１１１及びバスブリッジ１１０への電力供給を遮断する。 - 特許庁

When the pressure sensor of a pointing device 7 is pressed, a signal showing the pressing level of the pressure sensor is outputted from an input device 6 to the CPU 2 so that the display area is moved on the virtual picture by the CPU 2 corresponding to the detected quantity of the pressure sensor.例文帳に追加

そして、ポインティングデバイス７が有する圧力センサー７３が加圧操作されると、圧力センサー７３の加圧レベルを示す信号が入力装置６からＣＰＵ２へ出力されるので、ＣＰＵ２によって、圧力センサー７３の検知量に応じて表示領域が仮想画面上で移動される。 - 特許庁

To provide a semiconductor device, in which a power source system is simplified by making a power source for Peltier cooling of a semiconductor element common to a driving power source of the semiconductor element, although a power source connected to a Peltier element for thermoelectric cooling is often arranged in a power system separated from a power source of a CPU and a power device.例文帳に追加

熱電冷却を行うペルチェ素子に接続される電源と、CPUやパワーデバイスの電源とは別電源系統で設けることが多いが、半導体素子をペルチェ冷却する電源を、半導体素子の駆動電源と共通化し、電源系統を簡素化する半導体装置を提供する。 - 特許庁

When the matching character string data is found, the CPU 21 outputs where the data is registered in the database 22 to a retrieval result output device 3, and when the matching character string data is not found in the database 22, the CPU 21 outputs to the effect that matching character string data was not found as a retrieval result to the device 3.例文帳に追加

そして、一致した文字列データが見つかった場合には、文字列データベース２２の何番目に登録されているデータであるかを、また文字列データベース２２に存在しなかった場合には、見つからなかった旨を検索結果として検索結果出力装置３へ出力する。 - 特許庁

The game control device 100 (CPU 111) and the discharge control device 200 (CPU 211) implement a power stoppage process (at least an RAM access prohibiting process in it) after completely finishing transmission/ reception processes under way (or immediately before beginning) when a power stoppage start is detected.例文帳に追加

遊技制御装置１００（ＣＰＵ１１１）及び排出制御装置１００（ＣＰＵ２１１）では、停電開始検出時点で実行中（又は開始直前）の送受信処理を完全に終了した後、停電処理（少なくとも、そのうちのＲＡＭアクセス禁止処理）を実行する構成とする。 - 特許庁

When a CPU 11 of a server device 1 receives relevant information about content transmitted from a client device 2, the CPU 11 stores the relevant information in a relevant information memory 13b and updates summary information on the basis of the relevant information by a summary information update program 14c.例文帳に追加

サーバ装置１のＣＰＵ１１は、クライアント装置２から送られてくるコンテンツに係わる関連情報を受信すると、関連情報メモリ１３ｂに記憶すると共に、要約情報更新プログラム１４ｃにより、この関連情報をもとに要約情報を更新する。 - 特許庁

When a designation for displaying the game information from the CPU 74 of a main control device 44, the CPU 98 of the pattern display device 14 reads message data from a ROM 100, and transmits the same to a driving circuit 104 to display the game information on a liquid crystal display board 16.例文帳に追加

図柄表示装置１４のＣＰＵ９８は、主制御装置４４のＣＰＵ７４からの遊技案内の表示の指示があると、ＲＯＭ１００からメッセージデータを読込み、これを駆動回路１０４に送出して液晶表示盤１６に遊技案内を表示させる。 - 特許庁

The power consumption control part is configured to calculate a power rate to be supplied to each CPU blade device on the basis of each acquired piece of CPU load information, and to calculate supply electric energy for each device from the power rate and total electric energy, and to transmit the result to each BMC.例文帳に追加

消費電力制御部は、取得した各々のＣＰＵ負荷情報に基づいて、各々のＣＰＵブレード装置へ供給する電力比率を算出し、電力比率と総電力量から、各々の供給電力量を算出し、各々のＢＭＣに送信する。 - 特許庁

Furthermore, the semiconductor integrated circuit device includes a CPU (2) capable of performing operation processing, and a flag configuration register unit (9) capable of forming an interrupt request signal to the CPU based on an oscillation state flag indicating the state of the external oscillator.例文帳に追加

そして、演算処理を実行可能なＣＰＵ（２）と、上記外部発振器の状態を示す発振状態フラグに基づいて上記ＣＰＵに対する割り込み要求信号を形成可能なフラグ設定レジスタ部（９）とを設ける。 - 特許庁

This constitution eliminates the need to confirm the storage amount unnecessarily after starting the flow control, and the frequency of access to the general-purpose device 21 by the CPU 22 is decreased to lighten the processing load on the CPU 22.例文帳に追加

こうした構成により、フロー制御を開始した後に必要以上に蓄積量を確認する必要がなくなり、ＣＰＵ２２から汎用デバイス２１へのアクセス回数を減らし、ＣＰＵ２２の処理負荷を軽減することが可能である。 - 特許庁

To improve the throughput of a system by increasing a CPU operable time when data is transferred between a high-speed memory and a low-speed device and even when data is transferred between low-speed devices in a data processing using a CPU and a DMA (direct memory access).例文帳に追加

ＣＰＵとＤＭＡを用いたデータ処理装置において、高速メモリと低速デバイス間のデータ転送時や低速バスデバイス同士のデータ転送時にもＣＰＵの動作可能な時間を増やしシステムの処理能力を向上させる。 - 特許庁

A CPU 21 of the CPU board 2, on the basis of a test list showing a list of two or more pieces of test data to be input from a controller 3, reads the pieces of test data respectively from a storage device 4, and transfers them to the target board 1.例文帳に追加

ＣＰＵボード２のＣＰＵ２１は、制御装置３から入力される複数の試験データの一覧を表す試験リストに基づいて、試験データをそれぞれ記憶装置４から読み出してターゲットボード１に転送する。 - 特許庁

When a main CPU is failed, a backup CPU 63 drives the motor 27 and moves a variable steering ratio device 10 in the direction where a turning angle of a steering wheel to the operation amount of the steering wheel becomes small.例文帳に追加

バックアップＣＰＵ６３では、メインＣＰＵが故障したときに、モータ２７を駆動させて、ステアリングホイールの操作量に対する操舵輪の転舵角が小さくなる方向に可変舵角比装置１０を移行させる制御を行う。 - 特許庁

To provide a data transfer method and device, reducing a CPU load for data transfer without changing a bus connection configuration of a CPU to avoid a situation wherein a main bus is occupied for the data transfer.例文帳に追加

ＣＰＵのバス接続構成に対し変更を伴うことなく、データ転送のためのＣＰＵ負荷を軽減し、メインバスがデータ転送のために占有されてしまう状況を回避できるデータ転送方法および装置を提供すること。 - 特許庁

To provide a memory diagnostic method and a memory diagnostic program that can accurately detect a memory fault in a device comprising a CPU and a memory even when the driving frequency of a data bus for transmitting data between the CPU and the memory is high.例文帳に追加

ＣＰＵとメモリを備えた装置で、ＣＰＵとメモリとでデータを伝送するデータバスの駆動周波数が高速になった場合にも、メモリの異常を高精度で検知可能なメモリ診断方法及びメモリ診断プログラムを提供すること。 - 特許庁

A transmission device is for transmitting a signal for operating an electronic apparatus comprising; a ROM which stores a program; a CPU; a nonvolatile memory to which the CPU can read and write data; and a receiving part which receives a signal from outside.例文帳に追加

プログラムを記憶するＲＯＭと、ＣＰＵと、ＣＰＵがデータを読み書き可能な不揮発性メモリと、外部からの信号を受信する受信部と、を備える電子機器を操作するための信号を送信する送信装置である。 - 特許庁

Each optical channel board 20 is equipped with a CPU 22, a shared memory 23, and a shared disk 24, wherein the contents of the shared memory 23 and the shared disk 24 are shared between the each device manufacturing processing system by the control of the each CPU 22.例文帳に追加

各オプティカルチャネルボード２０は、ＣＰＵ２２、共有メモリ２３、及び共有ディスク２４を備えており、各ＣＰＵ２２の制御によって共有メモリ２３及び共有ディスク２４の内容が各デバイス製造処理装置間で共有される。 - 特許庁

To prevent an abrupt temperature rise by supplying no excessive electric power even if a CPU runs away or a temperature detecting unit becomes abnormal when an induction heating type heating device is controlled through software by the CPU.例文帳に追加

ＣＰＵによるソフトウェアで誘導加熱方式の加熱装置を制御する場合、ＣＰＵが暴走あるいは温度検出部の異常等が発生しても過大な電力が供給されないようにし、急激な温度上昇を防ぐ。 - 特許庁

The semiconductor integrated circuit device loaded with a data pass circuit 1 and a CPU core 2 includes also a reference clock circuit 7 for supplying a system clock signal f1 and a PLL circuit 3 for supplying a CPU input clock signal f3.例文帳に追加

半導体集積回路装置は、データパス回路１及びＣＰＵコア２が搭載され、システムクロック信号ｆ１を供給する基準クロック回路７、及び、ＣＰＵ入力クロック信号ｆ３を供給するＰＬＬ回路３を有する。 - 特許庁

This timer control device 10 stores a timer count value designated from a CPU 11 into a memory 13, decreases or increases the timer count value at a prescribed period, and notifies the CPU 11 about a time-out when the timer count value becomes a prescribed value.例文帳に追加

タイマ制御装置１０は、ＣＰＵ１１から指定されたタイマカウント値をメモリ１３に格納し、該タイマカウント値を一定周期で減少または増加させ、該タイマカウント値が所定値になった場合にタイムアウトをＣＰＵ１１へ通知する。 - 特許庁

Then, if the main CPU (31) starts a bonus operation, the sub CPU (81) displays again the image displayed with the LCD device (5) when it is not bonus time, according to the record stored in the direction record storage area.例文帳に追加

そして、メインＣＰＵ（３１）がボーナスの作動を開始すると、サブＣＰＵ（８１）は、演出履歴格納領域に記憶された履歴にしたがい、ボーナスでない場合に液晶表示装置（５）で表示した映像を再び表示する。 - 特許庁

This memory device is provided with a dual port RAM 41 to which a whole control CPU 21 and a facsimile control CPU 31 can independently perform access and a memory control circuit 42 for controlling the reading/writing of data to a slave non-volatile memory 37.例文帳に追加

全体制御ＣＰＵ２１とファクシミリ制御ＣＰＵ３１とがそれぞれ独立にアクセス可能なデュアルポートラム４１と、配下の不揮発性メモリ３７に対するデータの読み書きを制御するメモリ制御回路４２とを設ける。 - 特許庁

A timer 500 measures a detection interval at a time when a predetermined laser device in the plurality of laser devices is turned on by a CPU 201 and another detection interval at a time when the other laser device is turned on after turning on the predetermined laser device.例文帳に追加

タイマ５００はＣＰＵ２０１により複数レーザのうち所定レーザを点灯させたときの検出インターバルと、所定レーザを点灯させてから他のレーザを点灯させたときの別の検出インターバルを計測する。 - 特許庁

The circuit block 2 comprises a CPU 16, a ROM 17, a RAM 18, an input device 8, a display device 7, a radio circuit 19, a voice circuit 20, a reporting device 28, and one portion 21 of a band fastened/unfastened detection circuit.例文帳に追加

回路ブロック２は、ＣＰＵ１６、ＲＯＭ１７、ＲＡＭ１８、入力装置８、表示デバイス７、無線回路１９、音声回路２０、報知装置２８、およびバンド開閉検出回路の一部２１から構成される。 - 特許庁

A debugging device 10 is operated with an input device 20 to download an executable program 30 to a target 40, control the execution of the program and display current CPU and memory states on a display device 50.例文帳に追加

デバッグ装置（１０）は、入力装置（２０）により操作され、実行形式プログラム（３０）を、ターゲット（４０）にダウンロードし、プログラムの実行を制御して、現在のＣＰＵとメモリの状態を表示装置（５０）に表示させる。 - 特許庁