「Cache memory」に関連した英語例文の一覧と使い方(27ページ目) - Weblio英語例文検索

One of addresses (selected by order of priority logic on the basis of hit-miss information from the upper level cache) is gated to a work line driver of a memory array of the cache at the lower level by a multiplexer.例文帳に追加

アドレスの１つ（上位レベルのキャッシュからのヒット／ミス情報に基づいて優先順位論理によって選択）は、マルチプレクサによって、下位レベルのキャッシュのメモリ・アレイのワード線ドライバにゲートされる。 - 特許庁

To inexpensively secure safety of erasure data when erasing data of a nonvolatile memory provided as a backup destination so as to secure safety of cache data in a writeback cache.例文帳に追加

ライトバックキャッシュで、キャッシュデータの安全性を確保するためにバックアップ先として設置された不揮発メモリのデータを消去する場合、消去データの安全性を、コストを低くして確保できることを課題とする。 - 特許庁

To provide a disk controller capable of restoring cache data even when the power supply from the outside is disconnected while data that have not been stored on a disk yet exist on a cache memory.例文帳に追加

ディスクにまだ保存していないデータがキャッシュメモリ上に存在する状態で外部からの電源が遮断された場合でもキャッシュデータの復元を可能にするディスク制御装置を提供する。 - 特許庁

A counter is incremented each time data are written in a cache, and when the count value of the counter is equal to or more than a preliminarily specified value, cache data for one line are rewritten in an external memory, and the counter is decremented.例文帳に追加

キャッシュにデータが書き込まれる度にカウンタをインクリメントし、このカウンタのカウント値が予め規定された値以上になると、１行分のキャッシュデータを外部メモリに書き戻し、カウンタをデクリメントする。 - 特許庁

Upon a transfer of cached readback data to a host device, a cache manager operates to force a retention of the readback data in the cache memory in relation to a time parameter and a locality parameter associated with the data.例文帳に追加

キャッシュされたリードバック・データがホスト装置へ転送されると、キャッシュ・マネージャはその時間パラメータおよび局所性パラメータに関連してリードバック・データのキャッシュメモリ内への保持を強制するように動作する。 - 特許庁

By positioning data of a cube formed by eight lattice points in continuous addresses, the data is read into a cache memory by a small number of times of cache line reading, and delay of a processor is reduced.例文帳に追加

格子点８点によって作られるキューブ分のデータを連続アドレスに配置することによって少ない回数のキャッシュライン読み込みによってキャッシュメモリにデータをとりこみ、プロセサの遅延を削減する。 - 特許庁

To put it concretely, the securing size of the common area is secured in a unit which is integer times as much as the storage capacity of a cache memory or the integer times of 'the number of entries multiplied by number of bytes at every entry' of cache storage.例文帳に追加

具体的に、共有領域の確保サイズは、キャッシュメモリの記憶容量の整数倍単位、あるいは、キャッシュ記憶の「エントリ数×エントリ毎のバイト数」の整数倍単位で確保する。 - 特許庁

To increase the cache hit rates of programs which are executed at respective execution levels on an information processing system which has a CPU switching and executing programs differing in execution level and a cache memory.例文帳に追加

実行レベルが異なる複数のプログラムが切換わりながら実行されるＣＰＵと、キャッシュメモリとを有する情報処理システムにおいて、各実行レベルで実行されるプログラムのキャッシュヒット率を高くする。 - 特許庁

To provide a cache memory circuit capable of improving the execution performance of a processor by reducing the occurrences of inadequate cache errors that are possible to occur when processing is advanced while switching plural processing.例文帳に追加

複数の処理を切替えながら処理を進めた場合に生じる可能性のある不適切なキャッシュミスの発生を削減し、プロセッサの実行性能を高めることが可能なキャッシュメモリ回路を提供する。 - 特許庁

To prevent read cache data from being partially invalidated in the case that address on a disk medium overlaps as for the write data newly stored in a buffer memory and the already stored read cache data.例文帳に追加

バッファメモリに新たに格納されたライトデータと既に格納されているリードキャッシュデータとの間にディスク媒体上でのアドレスの重なりがある場合、当該リードキャッシュデータが部分的に無効になるのを避ける。 - 特許庁

An imaging processing part 17 reads intermediate data from the HDD 12 to reads the cache data corresponding to the character code thereof from the RAM cache 15 to develop the same on the predetermined region on a page memory 56.例文帳に追加

イメージング処理部１７は、ＨＤＤ１２から中間データを読み出すと、その文字コードに対応したキャッシュデータをＲＡＭキャッシュ１５から読み出してページメモリ５６上の所定領域に展開する。 - 特許庁

The cache classes use a very high abstraction and allow you to create new cache containers, so you could store the data in a database, shared memory or wherever you like. 例文帳に追加

キャッシュクラスは非常に高いレベルでの抽象化を行っており、新しいキャッシュコンテナを作成することが可能です。 そのため、データベースでも共有メモリでも、お望みの場所にデータを保存することができます。 - PEAR

An electronic device has a CPU 1, a nonvolatile memory 4, which is set with a rewrite frequency limitation, a RAM 3 as a cache memory, and a controller 2 which controls data transfer between the nonvolatile memory 4 and the RAM 3.例文帳に追加

ＣＰＵ１と、書き換え回数制限が設定された不揮発性メモリ４と、キャッシュメモリとしてのＲＡＭ３と、不揮発性メモリ４とＲＡＭ３との間でのデータの転送を制御するコントローラ２とを備える。 - 特許庁

A packet analyzing part 1 registers fragment identification information in an associative storage memory 4 in the case of a head fragment packet and stores the layer 4 header information in a cache memory 5 corresponding to registration information to the associative storage memory 4.例文帳に追加

パケット解析部１は先頭フラグメントパケットの場合、連想記憶メモリ４へフラグメント識別情報を登録し、連想記憶メモリ４への登録情報と対応したキャッシュメモリ５へレイヤ４ヘッダ情報を格納する。 - 特許庁

The tag memory control section controls so that the read operation and the write operation of the data are separated into the memory blocks and the cache memory blocks respectively to be executed concurrently.例文帳に追加

タグメモリ制御部は、書き込みアドレス及び読み取りアドレスが同じである場合に、データの読み取り動作と書き込み動作とがメモリブロックとキャッシュメモリブロックとにそれぞれ分けられて同時に実行されるように制御する。 - 特許庁

A sub memory provided with a cache function for temporarily storing write data from a CPU is provided between the CPU and a main memory for exchanging data so that the CPU can not directly write in the main memory.例文帳に追加

ＣＰＵとデータのやり取りを行うメインメモリとの間にＣＰＵからの書き込みデータを一時保管するキャッシュ機能を備えたサブメモリを設けて、ＣＰＵからは直接メインメモリに書き込み出来ないようにする。 - 特許庁

An image, read by an image reading part 1, is converted into electronic data and stored in a memory 2 and under the control of a CPU 3, the image data in the memory 2 are written on a compact flash(CF) cache memory card loaded into a CF card slot 5.例文帳に追加

画像読み取り部１で読み取った画像を電子データに変換してメモリ２に格納し、ＣＰＵ３の制御により、ＣＦカードスロット５に装着されたＣＦ（コンパクトキャッシュメモリ）カードにメモリ２の画像データを書き込む。 - 特許庁

To provide a disk controller having a cache memory part and a shared memory part capable of making it unnecessary to increase the number of the shared memory part, and preventing access performance form being deteriorated.例文帳に追加

キュッシュメモリ部と共有メモリ部の二種類のメモリを有するディスク制御装置において、キュッシュメモリ部を増設に応じて、共有メモリ部を増設する必要をなくし、しかも、アクセス性能を低下させないようにする。 - 特許庁

To provide an information processing device composed of a plurality of nodes including a main memory and a cache memory, which reduces the latency of each memory, and improves the throughput of each snoop operation.例文帳に追加

メインメモリとキャッシュメモリを有するプロセッサとをそなえた複数のノードで構成される情報処理装置において、メモリアクセスのレイテンシを短縮するとともに、スヌープ処理のスループットを改善することを目的とする。 - 特許庁

A sub processor A111 or D114 gives an instruction for transferring the protocol control information from a main memory 104 and storing it in a PCB cache memory 121 which can be accessed at a higher speed than the main memory 104 or the like.例文帳に追加

サブプロセッサＡ１１１又はＤ１１４は、主メモリ１０４からプロトコル制御情報を転送し、主メモリ１０４より高速アクセス可能なＰＣＢキャッシュメモリ１２１に格納するための指示等を行う。 - 特許庁

An address prediction part 11 specifies address information of a memory at which it is predicted that write access is to occur soon determining from the situation (to be more concretely, cache line management information held by a cache line or the like) of memory access, for a memory device attached to a CPU constituting an information processor 3.例文帳に追加

アドレス予測部１１は、情報処理装置３を構成するＣＰＵ付属のメモリ装置に対し、メモリアクセスの状況（より具体的には、キャッシュラインが保持するキャッシュライン管理情報など）から判断して、近々に書き込みアクセスが発生することになると予測されるメモリのアドレス情報の特定を行う。 - 特許庁

By moving data stored in a cache memory in a disk array unit shift to a cache memory of a disk array unit which most frequently accesses data, the data are arranged so as to eliminate the need of communication between disk array units at a writing/reading request from a host computer.例文帳に追加

ディスクアレイユニット内のキャッシュメモリに格納されているデータを当該データを最頻にアクセスするディスクアレイユニットのキャッシュメモリに移動することにより、ホストコンピュータからの書き込み／読み出し要求時にディスクアレイユニット間の通信が不要になるようにデータを配置する。 - 特許庁

At the time of driving cache entry out of the cache, when the Dirty bit 47 is set as 1, the data of the data block 48 are written in the main memory, and when the Dirty bit 47 is cleared as 0, the data of the data block 48 are not written in the main memory but discarded.例文帳に追加

キャッシュエントリをキャッシュから追い出すときに、Ｄｉｒｔｙビット４７が１にセットされていたらデータブロック４８のデータを主記憶装置に書き込み、０にクリアされていたらデータブロック４８のデータを主記憶装置に書き込まないで捨ててよい。 - 特許庁

To attain improvement in access performance while effectively utilizing the merit of a cache memory when sharing the storage device of a fixed length format by plural main frame hosts respectively locally holding a cache memory for performing the transformation of variable length record format and fixed length format.例文帳に追加

可変長レコードフォーマットと固定長フォーマットの変換を行うためにキャッシュメモリをそれぞれがローカルに保持した複数のメインフレームホスト間で固定長フォーマットの記憶装置を共有する場合に、キャッシュメモリの利点を生かし、アクセス性能の向上を図る。 - 特許庁

On the basis of the related information, the disk array device 100 reads data stored in nearby sectors on the hard disk 103 in the cache memory 108 to increase the probability that data can be read out of the cache memory 108 at a next access request.例文帳に追加

ディスクアレイ装置１００は、この関連情報を元に、ハードディスク１０３内の所定近傍に位置するセクターに格納されているデータをキャッシュメモリ１０８に読み込み、次のアクセス要求に対しキャッシュメモリ１０８からデータ読み出しを行なえる確率を高める。 - 特許庁

Host adapter parts 103-1 and 103-4 and disk adapter parts 104-1 to 104-4 divide writing data into a plurality of division data at the time of writing data, write division data into corresponding data cache memory parts 105-1 to 105-3 and write the logic parity of writing data into the parity cache memory part 106.例文帳に追加

ホストアダプタ部103-1 〜103-4,ディスクアダプタ部104-1 〜104-4 は、データの書き込み時、書き込みデータを複数の分割データに分割し、各分割データを対応するデータキャッシュメモリ部105-1 〜105-3 に書き込むと共に、上記書き込みデータの論理パリティをパリティキャッシュメモリ部106 に書き込む。 - 特許庁

In a CPU mounted with multiple sets of associative cache memory, the CPU is provided which has a means to monitor a cache memory area which does not contribute to improvement of processing performance of the CPU and can dynamically change it into an idle state according to the operating status.例文帳に追加

複数のセットからなる連想方式のキャッシュメモリを搭載するＣＰＵにおいて、動作状況に応じて、ＣＰＵの処理性能向上に寄与しないキャッシュメモリ領域を監視し、動的に停止状態に変更できる手段を有するＣＰＵを提供する。 - 特許庁

This cache controller prefetching an instruction code from a memory and storing it into the cache has: an address output part outputting a prefetch address corresponding to a comparison address when an instruction fetch address from a processor accords with the comparison address; and a load control part loading the instruction code to the cache from the outputted prefetch address of the memory.例文帳に追加

命令コードをメモリからプリフェッチしてキャッシュに格納させるキャッシュコントローラであって、プロセッサから命令フェッチアドレスが比較アドレスに一致したときには、比較アドレスに対応するプリフェッチアドレスを出力するアドレス出力部と、出力されたメモリのプリフェッチアドレスからキャッシュに命令コードをロードするロード制御部と、を有することを特徴とするキャッシュコントローラ。 - 特許庁

The large capacity multi-port cache memory having random access band width, to which parallel access from plural ports are enabled and suitable for use for the most advanced microprocessor with low probability of the erroneous cache is easily provided since the multi-port cache memory is formed by using one port cell block suitable for capacity increase as the component.例文帳に追加

本発明のマルチポートキャッシュメモリは、大容量化に適した１ポートセルブロックを構成要素として形成されるため、高いランダムアクセスバンド幅を有し、複数のポートからの並列アクセスが可能で、かつ、キャッシュミスの確率が小さい最先端のマイクロプロセッサへの使用に適した大容量のマルチポートキャッシュメモリを容易に提供することが可能になる。 - 特許庁

To provide an apparatus, a system, a method and a program for cache control which properly control a cache memory and prevent the deterioration of performance when collecting detection data from a detection device for transmitting the detection data intermittently and continuously and acquiring attribute information corresponding to the collected detection data from a cache memory or a database.例文帳に追加

間欠接続で検出データを送信する検出装置から検出データを収集し、収集した検出データに対応する属性情報を、キャッシュメモリ又はデータベースから取得する場合に、キャッシュメモリを適正に制御し、パフォーマンスの低下を防止するキャッシュ制御装置、キャッシュ制御システム、キャッシュ制御方法及びキャッシュ制御プログラムを提供する。 - 特許庁

In the case that the instruction inputted from the outside indicates the floating point division instruction, a cache control circuit 2 discriminates whether or not the dividend and the divisor respectively corresponding to the Y operand and the Z operand are stored in a cache memory 3, and in the case that they are stored, reads and outputs a quotient stored in the cache memory 3 corresponding to them.例文帳に追加

キャッシュ制御回路２は、外部から入力された命令コードが浮動小数点除算命令を示す場合に、Ｙオペランド及びＺオペランドにそれぞれ対応する被除数、除数がキャッシュメモリ３に記憶されているかどうかを判別し、記憶されている場合には、これらと対応付けてキャッシュメモリ３に記憶されている商を読み出して出力する。 - 特許庁

A cache hit decision part 16 decides whether image data specified as an image processing object are present in an input image cache memory 14 or not depending on whether the image ID of an image optionally specified as an image processing object from a user interface coincides with any one of image IDs read from the input image cache memory 14 or not.例文帳に追加

キャッシュヒット判定部１６は、画像処理の対象としてユーザインターフェースから任意に指定された画像の画像ＩＤが、入力画像キャッシュメモリ１４から読み出された画像ＩＤのいずれかと一致しているか否かにより、画像処理の対象に指定された画像データが、すでに入力画像キャッシュメモリ１４に存在するか否かを判断する。 - 特許庁

When a plurality of files to be deleted are selected, the cache data of file management information in a cache memory are updated for each file of the plurality of files to be deleted (1002), and the updated cache data are collectively written to a memory card to delete the plurality of files to be deleted (1004).例文帳に追加

ここで複数の消去対象のファイルが選択された場合、当該複数の消去対象のファイルについてそれぞれ、キャッシュメモリにおけるファイル管理情報のキャッシュデータの更新処理を行い（１００２）、更新された各キャッシュデータを一括してメモリカードに書き出すことで上記複数の消去対象ファイルの消去処理を行う（１００４）。 - 特許庁

When writing data to a first storage medium is instructed by a host device 13-1, a cache memory managing unit of a primary data storage device 10-1 secures a cache area for storing designated data as write back data and a buffer area for transmitting the designated data to an auxiliary data storage device 10-2 in a first cache memory, and writes the data into each of them.例文帳に追加

正データ記憶装置１０-1のキャッシュメモリ管理部は、第１の記憶媒体へのデータの書き込みがホスト装置１３-1から指定された場合、指定されたデータをライトバックデータとして記憶するためのキャッシュ領域と、指定されたデータを副データ記憶装置１０-2に送信するためのバッファ領域とを第１のキャッシュメモリに確保しそれぞれにデータを書き込む。 - 特許庁

To reduce cache memory modules to be powered at a power failure by defragging a cache memory, and to suppress consumption of a battery power supply to extend its duration by gradually saving necessary data to hard disk devices in accordance with a battery capacity while quickly reconfiguring cache data in recovery from the power failure.例文帳に追加

キャッシュメモリのデフラグを実行して停電時に通電すべきキャッシュメモリモジュールを少なくするとともに、バッテリ容量に応じて段階的にハードディスク装置へ必要なデータを待避させることにより、バッテリ電源の消耗を抑えて保持期間を延伸させるとともに停電復旧時のキャッシュデータ再構成を迅速に行えるようにする。 - 特許庁

A check part determines whether garbage collection by a memory management part is performed or not (S9), the check part makes a cache flush part perform cache flush processing when the garbage collection is performed (YES in S10, S4), and the check part controls the cache flush part not to perform the cache flush processing when the garbage collection is not performed (NO in S10, S5).例文帳に追加

メモリ管理部によるガーベージコレクションが行われたか否かをチェック部が判断し（Ｓ９）、ガーベージコレクションが行われていれば、チェック部はキャッシュフラッシュ部にキャッシュフラッシュ処理を行わせ（Ｓ１０でＹＥＳ、Ｓ４）、ガーベージコレクションが行われていなければ、チェック部はキャッシュフラッシュ部にキャッシュフラッシュ処理を行わせないように制御する（Ｓ１０でＮＯ、Ｓ５）。 - 特許庁

A cache memory is divided into cache blocks 201 consisting of plural addresses and the update frequencies of the cache blocks 201 are measured, and the cache protocol for maintaining the consistency of data is dynamically switched from a protocol for a update type to a protocol for an invalidation type and vice versa according to the measurement results.例文帳に追加

キャッシュメモリを複数アドレスから成る複数のキャッシュブロックに分割し、各キャッシュブロックの更新頻度を計測し、その計測結果に基づいてデータの一貫性を保つためのキャッシュプロトコルを更新型向きから無効化型向きへ、または無効化型向きから更新型向きへ動的に変化させるように動的にキャッシュプロトコルを切り替える。 - 特許庁

In a descriptor cache controller 107, a descriptor gather list is constituted virtually from analysis by tracking automatically a descriptor chain on a host memory from a descriptor notified by the host, and part of the virtual descriptor gather list is referred to, as a receive descriptor cache window, a transmission descriptor cache window, and a receive accomplishment descriptor cache window.例文帳に追加

デスクリプタ・キャッシュ・コントローラ１０７は、ホストより通知されたデスクリプタからホスト・メモリ上のデスクリプタ・チェーンを自動的に辿って解析することによりデスクリプタ・ギャザー・リストを仮想的に構築し、該仮想デスクリプタ・ギャザー・リストの一部を受信デスクリプタ・キャッシュ・ウィンドウ，送信デスクリプタ・キャッシュ・ウィンドウ，および受信完了デスクリプタ・キャッシュ・ウィンドウとして参照させる。 - 特許庁

A cache management unit 130, when receiving an area securing request from an RIP unit 120, refers to an entry management table 132, and expels, from a cache memory 140, unused image data of a document element having a lower cache priority than that of a document element targeted by the request.例文帳に追加

キャッシュ管理部１３０はＲＩＰ部１２０から領域確保要求を受けた場合、エントリ管理テーブル１３２を参照し、その要求の対象の文書要素よりもキャッシュ優先度が低く且つ使用されていない文書要素の画像データをキャッシュメモリ１４０から追い出す。 - 特許庁

If the writing destination of the data belongs to the area specified by the resisters R1, R2, the data and the address corresponding thereto are transferred to other cache controller 125-2 by an inter-cache communication controller 125c and written into a cache memory 124-2 by the controller 125-2.例文帳に追加

このデータの書き込み先がレジスタＲ１，Ｒ２の指定する領域に属している場合、そのデータ及び対応するアドレスがキャッシュ間通信コントローラ１２５ｃにより他のキャッシュコントローラ１２５−２に転送されて、当該コントローラ１２５−２によりキャッシュメモリ１２４−２に書き込まれる。 - 特許庁

When the processing of the cache error is required, the write instruction 12 for the cache error updates a cache line 27 by write data, without reading the data from the address of a main memory 21 equivalent to a write address and sets both of the V-bit 24 and M-bit 25 of the line 27 to '1'.例文帳に追加

キャッシュ・ミスの処理を行う必要がある場合、キャッシュ・ミス用ライト命令１２は書込みアドレスに相当するメインメモリ２１のアドレスからデータを読込むことなく、キャッシュ・ライン２７を書込みデータで更新し、そのライン２７のＶビット２４及びＭビット２５の双方を“１”にセットする。 - 特許庁

To provide an apparatus and a method for controlling cache of hard disk devices, the objects of which are to provide the hard disk device that quickly responds to a read out command and also to avoid a fragmented memory state of data that reflects the cache data stored in a cache buffer in the past.例文帳に追加

ハードディスク装置のキャッシュを制御する方法および装置に関し、読み出しコマンドに対しより速く応答するハードディスク装置を提供し、かつ、キャッシュ・バッファに以前から記憶されているキャッシュ・データを考慮してデータが断片化された状態で記憶されるのを回避することを目的とする。 - 特許庁

When an area securement request is received from an RIP part 120, a cache management part 130 evicts from the cache memory 140 image data of a document element which is lower in cache priority than the document element of an object of the request and not currently used, referring to an entry management table 132.例文帳に追加

キャッシュ管理部１３０はＲＩＰ部１２０から領域確保要求を受けた場合、エントリ管理テーブル１３２を参照し、その要求の対象の文書要素よりもキャッシュ優先度が低く且つ使用されていない文書要素の画像データをキャッシュメモリ１４０から追い出す。 - 特許庁

A cache with a multilevel structure comprises a high speed Static RAM(static RAM) with small capacity placed in the neighborhood of an arithmetic unit 10, and a portion of the RAM called a normal primary cache 20 is divided into a cache area 21, and the other is divided into a local memory 22 so as to be used.例文帳に追加

多段構造のキャッシュにおいて、演算器１０の近傍に置かれた小容量で高速のStatic RAM(スタテックRAM)などで構成され、通常１次キャッシュ２０と呼ばれるRAMの、一部をキャッシュ領域２１に、他をローカルメモリ領域２２とに分割して使用可能としたものである。 - 特許庁

With respect to the semiconductor integrated circuit incorporating a data cache and the at-speed test method thereof, decoding is executed without considering fixed bits to map a plurality of addresses of the data cache to one address of a on-chip memory per prescribed address unit when address decoding of the data cache is performed.例文帳に追加

ここに開示されたデータキャッシュが内蔵した半導体集積回路およびそれの実速度テスト方法は、データキャッシュのアドレスデコーディング時、一定ビットを考慮しなくデコーディングを実行して、データキャッシュの複数個のアドレスを所定のアドレス単位ごとにオンチップメモリの一つのアドレスにマッピングさせる。 - 特許庁