「Clock」に関連した英語例文の一覧と使い方(514ページ目) - Weblio英語例文検索

To materialize differential signal transmission circuitry having a differential I/O interface with reduced power dissipation per channel, low circuit complexity, no inherent bandwidth restrictions, being operable without data or clock encoding, being operable without imposing additional requirements on the signal receiver, and having highly robust resistance to EMI and other noise sources.例文帳に追加

チャンネル当たりの電力散逸が減少されており、回路の複雑性が低く、内在的な帯域幅の制限が無く、データ又はクロックのエンコーディング無しで動作可能であり、信号受信器に関しての付加的な条件を課すことなしに動作可能であり、且つＥＭＩ及びその他のノイズ源に対しての高いロバストの耐久性を有する差動Ｉ／Ｏインタフェースを有する差動信号送信回路を実現する。 - 特許庁

A scanning line driving circuit 104 is provided with a transfer direction control circuit 141, which controls the transfer directions of start pulses DY, a shift register 142, which shifts the pulses DY supplied from the circuit 141 in accordance with clock signals CLY, and an output selecting circuit 143 which selects output signals N1out, N2out,...Nmout based on first enable signals ENBY1 and second enable signals ENBY2.例文帳に追加

走査線駆動回路１０４は、スタートパルスＤＹの転送方向を制御する転送方向制御回路１４１、転送方向制御回路１４１から供給されるスタートパルスＤＹをクロック信号ＣＬＹに従ってシフトするシフトレジスタ１４２、シフトレジスタの出力信号Ｎ1out,Ｎ2out,…Ｎmoutを第１イネーブル信号ENBY1と第２イネーブル信号ENBY2に基づいて選択する出力選択回路１４３を備えている。 - 特許庁

The 1st image signal adjustment section adjusts a horizontal blanking period of the image signal before adjustment to be a prescribed period or over while keeping a horizontal synchronizing signal period and a horizontal valid pixel number of the image signal before adjustment by increasing a frequency of a dot clock signal to sample the image signal before adjustment when the horizontal blanking period of the image signal before adjustment is shorter than a prescribed period.例文帳に追加

第１の画像信号調整部は、調整前画像信号の水平ブランキング期間が所定の期間より小さい場合に、調整前画像信号をサンプリングするドットクロック信号の周波数を大きくすることにより、調整前画像信号の水平同期期間と水平有効画素数とを維持したまま調整前画像信号の水平ブランキング期間を所定の期間以上となるように調整する。 - 特許庁

Each CLAB is provided with a terminal for inputting signals of a scan switching signal, a scan data signal and a scan clock signal and a terminal for a scan output signal for outputting a state of a flip-flop holding an internal state in response to the scan signals, so that outputs of flip-flops of a plurality of CLABs can be inputted in predetermined order as scan data signals of following CLABs.例文帳に追加

各ＣＬＡＢにスキャン切り替え信号，スキャン用データ信号及びスキャン用クロック信号の各信号を入力する端子と前記スキャン用信号により内部状態を保持するフリップフロップの状態を出力するスキャン出力信号の端子とを設け，複数のＣＬＡＢのフリップフロップの出力を後続のＣＬＡＢのスキャン用データ信号として予め決められた順に入力するよう構成する。 - 特許庁

A nonlinear limiter element NL 20 that limits an output amplitude symmetrically in both polarities is provided between an input and an output of an inverting amplifier (inverter amplifier) that is AC coupled with a clock pulse generating source and a current limit impedance Z21(Z22) is connected between a power terminal of the inverting amplifier and a power supply voltage bus (between a ground terminal and a ground voltage bus).例文帳に追加

本発明の特徴とするところは、クロックパルス発生源に交流結合されている反転形増幅器（インバータアンプ）の入出力用に、出力振幅を正負対称に振幅制限する非線形リミッタ素子を設けると共に、反転増幅器の電源側端子と電源電圧母線の間および接地側端子と接地電圧母線の間にそれぞれ限流インピーダンスを接続したことにある。 - 特許庁

This operation composition device has: a data path controller generation means 45 for generating a signal propagation guarantee circuit for guaranteeing the signal propagation between the clock areas according to a required circuit area or processing speed when composing the circuit driven by a plurality kinds of clocks each having a different operation frequency or a different phase; and a scheduling means 43 for performing scheduling in consideration of a delay cycle in the signal propagation guarantee circuit.例文帳に追加

動作周波数や位相が異なる複数種類のクロックにより駆動される回路を合成する際に、要求される回路面積や処理速度に応じてクロック領域間の信号伝播を保証するための信号伝播保証回路を生成するデータパス・コントローラ生成手段４５と、その信号伝播保証回路における遅延サイクルを考慮してスケジューリングを行うスケジューリング手段４３とを有している。 - 特許庁

This circuit includes a data transmitting section including many fuses to receive an input of data and transmit it, a count reset section generating a reset signal to set the data transmitted from the data transmitting section as an initial count value, and a count section setting the data as an initial count value by the reset signal and counts successively from the initial count value set in accordance with a clock signal.例文帳に追加

データの入力を受けて伝達するために、多数のヒューズを含むデータ伝送部と、前記データ伝送部から伝達される前記データを初期カウント値として設定するようにするため、リセット信号を生成するカウントリセット部と、前記リセット信号によって前記データを初期カウント値として設定し、クロック信号に応じて設定された初期カウント値からカウントを順次行うカウント部とを含む。 - 特許庁

The station having received a channel list from the server receives and reproduces packets of contents from the server when the user selects the contents, and transfers a start instruction requesting packet transfer of new contents to the server after a designated time by using a hardware clock when the user selects the new contents to receive and reproduce packets of the new contents from the server having received the start instruction.例文帳に追加

サーバからチャネルリストを受信した端末機は、使用者がコンテンツを選択すると、サーバから該当コンテンツのパケットを受信して再生し、コンテンツの再生中に、使用者が新しいコンテンツを選択すると、ハードウェアクロックを利用して、所定時間が経過した後に新しいコンテンツのパケット転送を要求する開始命令をサーバに転送し、開始命令を受信したサーバから新しいコンテンツのパケットを受信して再生する。 - 特許庁

The present invention comprises: a differential input transistor to which a differential input clock signal is applied; an analog control transistor unit whose one terminal is connected to a power supply terminal for adjusting fine delay amount in response to analog control voltages; and a digital control transistor unit connected between the analog control transistor unit and the differential input transistor for adjusting coarse delay amount in response to a digital code.例文帳に追加

本発明は、差動入力クロック信号が印加される差動入力トランジスタと、電源供給端に一方端が接続され、アナログ制御電圧に応答してファイン遅延量を調節するためのアナログ制御トランジスタ部と、前記アナログ制御トランジスタ部と前記差動入力トランジスタとの間に接続され、デジタルコードに応答してコース遅延量を調節するためのデジタル制御トランジスタ部とを備える。 - 特許庁

This IC card reading/writing device fixing jig for a body weight/ body fat rate measuring device including an IC card input part and a clock function, and inputting the measurement data to an IC card with a measurement time, is attached to a body weight/body fat rate measuring device, and receives the measurement data from the body weight/body fat rate measuring device through an infrared ray communication terminal.例文帳に追加

ＩＣカード入力部及び時計機能を内蔵し、測定データを測定時間とともにＩＣカードに入力するＩＣカード読み取り／書き込み装置固定治具であって、該治具が体重／体脂肪率計に付設され、赤外線通信端末により体重／体脂肪率計より測定データを受信することを特徴とする体重／体脂肪率計用ＩＣカード読み取り／書き込み装置固定治具。 - 特許庁

For phase adjustment, the transmitter 10 outputs the adjusting signal, the phase detector 22 of the receiver 20 detects the phase states of the respective signals, and the delay adjusting unit 23 adjusts the delay amounts of the respective signals by the variable delay unit 21 according to the detected phase states to optimize the phase relation between the data signal and clock signal, thereby reading data where the data signal becomes stable.例文帳に追加

位相調整時には、送信器１０から調整用信号を出力させ、受信器２０の位相検出部２２によって各信号の位相状態を検出させて、検出された位相状態に応じて遅延調整部２３によって可変遅延部２１による各信号の遅延量を調整させることにより、データ信号とクロック信号の位相関係を最適化して、データ信号が安定した部分でデータを読み取らせる。 - 特許庁

The electronic device includes: an interface circuit 20 receiving an external signal having SCL (Serial Clock) and SDA (Serial Data); an access monitoring circuit 16 detecting the start and the end of communication on the basis of a waveform of the SCL and SDA; and a communication failure detecting circuit detecting a communication failure when SCL stop time exceeds a predetermined failure determination time after detecting the start of communication.例文帳に追加

ＳＣＬおよびＳＤＡを有する外部信号が入力されるインターフェース回路２０と、ＳＣＬとＳＤＡの波形に基づいて通信の開始と終了を検出するアクセス監視回路１６と、通信の開始を検出した後に、ＳＣＬの不変時間が予め定めた異常判定時間を越えた場合に通信異常を検出する通信異常検出回路を備えたことを特徴とする。 - 特許庁

Then an effectiveness discrimination circuit 25 allows a multiplexer 26 to select period data D1 of the period counter 4 and to quickly output a multiplied clock signal fm just after frequency multiplication is started and thereafter switches the multiplexer 26 to select period data D1' as an object of the frequency multiplication arithmetic processing after a lapse of a time when the period data D1' counted by the period counter 24 are effective.例文帳に追加

そして、有効判定回路２５は、周波数逓倍動作を開始した直後はマルチプレクサ２６により周期カウンタ４側の周期データＤ１を選択して逓倍クロック信号ｆｍを迅速に出力し、それ以降、周期カウンタ２４によってカウントされた周期データＤ１’が有効になる時間が経過すると、当該周期データＤ１’を選択するようにマルチプレクサ２６を切替えて周波数逓倍演算処理の対象とする。 - 特許庁

During the course in which the detection temperature of a thermistor TH2 rises to a second temperature T2 or more, the current from a differential amplifier 44 to the action point "a" increases gradually and the error voltage Ve decreases gradually, and a clock signal in which the On duty decreases gradually is outputted from the PWM comparator 40 to the NMOS transistor 34, and the forward current supplied to the LED 32 decreases linearly.例文帳に追加

サーミスタＴＨ２の検出温度が第２の温度Ｔ２以上に上昇する過程では、差動増幅器４４から作用点ａへの電流が順次増加し、誤差電圧Ｖｅが順次低くなり、ＰＷＭコンパレータ４０からＮＭＯＳトランジスタ３４に対して、オンデューティが順次小さくなるクロック信号が出力され、ＬＥＤ３２に供給されるフォワード電流がリニアに減少する。 - 特許庁

This semiconductor integrated circuit device is provided with a photodetecting circuit 1 for outputting a detection signal 4 including a photosensor and an operation control circuit 2 comprising an AND-gate for controlling the supply and stop of supply of a clock signal 5 to a CPU 3 according to the output signal from the photodetecting circuit 1.例文帳に追加

フォトセンサを含み、検出信号４（外部よりの入射光が検出されたときは、ハイレベルの光検出信号、外部よりの入射光が検出されないときは、ロウレベルの光非検出信号）を出力する光検出回路１と、該光検出回路１よりの出力信号に応じて、ＣＰＵ３へのクロック信号５の供給・供給停止を制御するアンドゲートから成る動作制御回路２とを含んで構成される。 - 特許庁

The apparatus has a line for connecting the output of a VCO 4 in a PLL circuit to a frequency counter 17, to feed the counter 17 with a clock signal 16 for measuring the output frequency of the VCO 4.例文帳に追加

ＰＬＬ回路内のＶＣＯ４の出力を周波数カウンター１７に接続し、ＶＣＯ４の出力周波数測定のためのクロック信号１６をその周波数カウンター１７に供給するラインを有し、ＰＬＬロックするための選局データを供給して、ＰＬＬがロックアップ動作を開始すると同時に、クロックごとにＶＣＯ４の出力周波数を順次測定するとともにクロック数を測定し、測定結果を記憶する。 - 特許庁

The PBX 1 references a database 7 to obtain a name of place, reference a database 9 based on the name of place to obtain a voice message, add a voice message relating to time information of a transmission time of the position information registration request radio wave from a clock device 6 to the message, register the resulting message to a database 8 as current position information and informs the PS 3 of it.例文帳に追加

ＰＢＸ１は入力された位置情報に基づいて、データベース７を参照して場所名を求め、更にその場所名でデータベース９を参照して音声メッセージを求め、これに時計装置６からの位置情報登録要求電波発信時刻の時刻情報に関する音声メッセージを付加して、それを現在位置情報としてデータベース８に登録すると共にＰＳ３に通知する。 - 特許庁

This table is thus effectively used for watching a TV news before sleeping or a morning TV instead of the alarm clock in an early morning.例文帳に追加

顔面上部に透明のテーブルを設ける事で、テーブル上に下向きに上記記述した身の回り品を載せ、液晶薄型モニター、スピーカーを貼りつける事で、本、腕時計、携帯電話のメール、ワンセグ携帯電話のテレビを見るＤＶＤビデオ観賞が出来、音楽を聴くＭＤ、ＣＤプレーヤーを横たわり起き上がる事無く操作出来る利点があり、睡眠前のテレビニュース、早朝の目覚まし時計替わりにモーニングテレビとして活用出来るテーブルとなる。 - 特許庁

In transmission of control data from a control section and of monitoring data from a sensor, a series of pulse-shaped voltage signals outputted as a control data signal are provided with a management data area including connection data showing a wiring state different from a control and monitoring data area composed of the control data and the monitoring data in accordance with the value of the control data under control of a prescribed timing signal synchronized with a clock of a prescribed frequency.例文帳に追加

制御部からの制御データとセンサ部からの監視データの伝送において、所定の周期のクロックに同期した所定のタイミング信号の制御下で、制御データの値に応じて、制御データ信号として出力される一連のパルス状電圧信号に、制御データおよび監視データから構成される制御・監視データ領域と異なる、配線状態を示す接続データを含む管理データ領域を設ける。 - 特許庁

In a wireless communication system for transmitting and receiving data utilizing the same communication channel, a communication apparatus 2B performing random transmission receives from a communication apparatus 2A performing periodic transmission periodic transmission information representing a periodic transmission term and transmission data including a transmission time, and the communication apparatus 2B performs time synchronization by correcting a time of its own clock on the basis of the received transmission time and a reception time.例文帳に追加

同一の通信チャンネルを利用してデータの送受信を行う無線通信システムにおいて、ランダム送信を行う通信装置２Ｂは、定期送信を行う通信装置２Ａから定期送信期間を表す定期送信情報と送信時刻を含む送信データを受信し、この受信した送信時刻と受信時刻に基づき、通信装置２Ｂは、自身の時計の時刻を補正することによって時刻同期を行う。 - 特許庁

The memory interface circuit includes a detection circuit for detecting a level change in a data strobe signal to control the timing of reading data, and a read mask control circuit for generating a read mask signal prohibiting the detection by the detection circuit except in a non-mask period, and includes a delay calculation circuit for detecting a level change in the data strobe signal to calculate a delay of the data strobe signal relative to a clock signal.例文帳に追加

メモリインターフェース回路は、データストローブ信号のレベル変化を検出してデータの読み取りのタイミングを制御する検出回路と、非マスク期間を除いて検出回路による検出を禁止する読み取りマスク信号を生成する読み取りマスクコントロール回路とを有するとともに、データストローブ信号のレベル変化を検出し、クロック信号に対するデータストローブ信号の遅延値を計算する遅延値計算回路を有する。 - 特許庁

The portable communication terminal performs clocking processing to clock the present time, acquires precision information showing whether a precision lowering region where precision of a detection value of a terrestrial magnetism sensor 158 is easily lowered is included in a region shown in a map displayed on a display section 155 at the present time from a prescribed information provider via a radio communication section 150, and displays the acquired precision information on the display section 155.例文帳に追加

携帯通信端末は、現在の時刻を計る計時処理を行い、表示部１５５に表示されている地図が示す地域の中に現在の時刻において地磁気センサ１５８の検出値の精度が低下し易い精度低下地域が含まれるか否かを示す精度情報を所定の情報提供元から無線通信部１５０を介して取得し、該取得した精度情報を表示部１５５に表示させる。 - 特許庁

An ADC 230 included in a signal conversion circuit 20 samples an analog signal 303 which represents the intensity of a laser beam 302 emitted from a laser source 110 driven by a current superimposed with a high-frequency signal 305, and reflected by an optical disk 2 by means of a clock signal 306 whose frequency is substantially the same as that of the high-frequency signal 305 and converts the sampled analog signal into a digital signal 304.例文帳に追加

信号変換回路２０を構成するＡＤＣ２３０は、高周波信号３０５を重畳した電流によって駆動されるレーザ光源１１０から発振され、且つ光ディスク２で反射されたレーザ光３０２の光量を示すアナログ信号３０３を、高周波信号３０５と実質的に同一の周波数を有するクロック信号３０６を用いてサンプリングし、ディジタル信号３０４に変換する。 - 特許庁

A scan test signal DT in a preceding period inputted from an input terminal is inverted by a signal selection means 105 and held by an output signal holding means 103, and the held inverted value data are outputted at a timing of a rising edge of the next clock signal CK, to thereby input surely the inverted signal of the scan test signal DT into a circuit of a scan test object.例文帳に追加

入力端子より入力された１つ前の周期のスキャンテスト信号ＤＴを信号選択手段１０５により反転させて出力信号保持手段１０３に保持し、次のクロック信号ＣＫの立ち上がりエッジのタイミングにおいて、その保持された反転値データを出力することにより、スキャンテスト信号ＤＴの反転信号をスキャンテスト対象の回路に確実に入力する。 - 特許庁

A codec interface unit is configured to have a cable equalizer 6 for detecting a signal inputted from a serial data input unit 4, a cable equalizer 7 for detecting a signal inputted from a clock signal input unit 5, a synchronous bite detection means for detecting synchronous byte from data inputted from the serial data input unit 4, and a control unit 12 provided with determination means for determining the codec interface scheme.例文帳に追加

コーデックのインタフェース部を、シリアルデータ入力部４から入力される信号を検出するケーブルイコライザ６と、クロック信号入力部５から入力される信号を検出するケーブルイコライザ７と、シリアルデータ入力部４から入力されたデータ信号から同期バイトを検出する同期バイト検出手段およびコーデックインタフェース方式を判定する判定手段を備える制御部１２とを有して構成する。 - 特許庁

A method of sampling high frequency received signals which is decreased into a low frequency base band for processing signals is as follows: High frequency received signals HF are given to a analog-digital converter 5 with high clock operation directly, are converted into lower frequency through clocking at the analog-digital converter 5, and are decreased into low frequency base band by digital demodulation again.例文帳に追加

信号処理のため低周波のベース帯域に周波数逓減混合される高周波受信信号のサンプリング方法において、高周波受信信号ＨＦが直接高クロック作動のアナログ・ディジタル変換器５に与えられ、そのアナログ・ディジタル変換器５においてクロックに関係してより低い周波数に変換され、その後ディジタル復調により再び低周波のベース帯域に周波数逓減混合される。 - 特許庁

The spectrophotometer cuts off reset control signals RS for closing a resetting switch 83 discharging the capacitor 83, clamp control signals CP, and trigger control signals TG every one pulse of the shift clock CK.Thus the spectrophotometer may current-add two pixel signals adjacent in a wavelength direction by the capacitor 82 to drop seemingly to a half of the wavelength resolution by A/D converting the added voltage signals.例文帳に追加

コンデンサ８２を放電させるリセット用スイッチ８３を閉成するリセット制御信号ＲＳ、クランプ制御信号ＣＰ及びトリガ制御信号ＴＧをシフトクロックＣＫの１パルス毎に欠損させることで、波長方向に隣接する２個の画素信号をコンデンサ８２で電流加算し、その加算された電圧信号をＡ／Ｄ変換することで見かけ上波長分解能を半分に落とすことができる。 - 特許庁

The timer apparatus for executing the timer function at a set time is provided with a computing part 103 for computing the time until the execution of a timer in reference to the clock circuit 110, a count part 106 for counting the time until the execution of the timer, and an actuating part 107 for actuating the timer function when the time of the execution of the timer is counted.例文帳に追加

本発明におけるタイマー装置は、設定した日時にタイマー機能を実行するタイマー装置において、時計回路１１０を参照してタイマー実行までの時間を算出する算出部１０３と、前記タイマー実行までの時間をカウントするカウント部１０６と、前記タイマー実行までの時間をカウントしたときに前記タイマー機能を起動させる起動部１０７とを備えることを特徴とする。 - 特許庁

A timing deviation is retrained from being generated in a transfer of an FF data between respective output clocks COn, and execution of the test such as a scan test is facilitated, when the LSI operated by the clocks of the plural different frequencies is tested, by generating the output clocks COn of n-pieces in which the selection clocks SC are synchronized with the input clock CI.例文帳に追加

同期化手段１０３において、選択クロックＳＣを入力クロックＣＩにて同期させたｎ個の出力クロックＣＯｎを生成することにより、複数の異なる周波数のクロックで動作するＬＳＩの試験時において、各出力クロックＣＯｎ間でのＦＦのデータの受け渡しでタイミング違反が発生することを抑制することができ、スキャン試験等の試験の実施を容易にすることができる。 - 特許庁

To provide a detecting circuit which performs based on a clock with followability to revolving fluctuation of a spindle motor and stability independent of a reading area so as to accurately detect a synchronizing pattern located at the beginning of a data area and a re-synchronorizing pattern laid in the data area and can recover effectively synchronization by the re-synchronizing pattern if the synchronizing pattern is failed to be detected.例文帳に追加

データ領域の先頭に位置する同期パターンとデータ領域の中に埋め込まれている再同期パターンを正確に検出するためには、スピンドルモータの回転変動への追従性と読み出し領域に依存しない安定性とを備えたクロックに基づいて動作し、同期パターンの検出に失敗した場合は再同期パターンによって効果的に回復動作ができる検出回路が必要である。 - 特許庁

This time meter has a vibration detector 1 which detects the vibration generated by a vibration generating device and a waveform shaping circuit 3 which shapes the waveform output pulses of the vibration detected by the vibration detector 1 and a microcomputer 4 or operation IC is made to find the integral value of the vibration generation time according to the count value of a clock while the waveform shaping circuit 3 generates the waveform-shaped output pulses.例文帳に追加

振動発生装置が発生する振動を検出する振動検出器１と、振動検出器１が検出した振動の出力パルスを波形整形する波形整形回路３とを有し、マイクロコンピュータ４または演算ＩＣに、波形整形回路３で波形整形した出力パルスが発生している間のクロックのカウント値にもとづいて、振動発生時間の積算値を求めさせる。 - 特許庁

This semiconductor integrated circuit is equipped with a plurality of memory circuits and the BIST circuit 140 for output test vectors, wherein one or more register circuits 150 for transferring the test vectors output from the BIST circuit 140 to adjacent macro-cells according to a common clock signal, are provided on signal lines supplying the test vectors to respective memory circuits from the BIST circuit 140.例文帳に追加

複数のメモリ回路とテストベクタを出力するＢＩＳＴ回路１４０とを備える半導体集積回路であって、ＢＩＳＴ回路１４０からそれぞれのメモリ回路へテストベクタを供給する信号線路上に、ＢＩＳＴ回路１４０から出力されるテストベクタを、共通のクロック信号に応じて隣接するマクロセルへ転送する１以上のレジスタ回路１５０を有することを特徴とする。 - 特許庁

To provide a control/supervisory signal transmission system which superimposes clock signals superimposed with power supplies with supervisory signals and control signals using a mediation station with which faults of restricting a change in the number of inputs or outputs are eliminated, and which has the mediation station having the degree of freedom of coping with an input part and an output part inside, and is easily used.例文帳に追加

電源を重畳したクロック信号に、監視信号及び制御信号を重畳する、仲介局を利用した制御・監視信号伝送システムにおいて、入力や出力の数の変化が回路によって制約される欠点が解消され、内部に入力部と出力部の対応の自由度を持った構造の仲介局を持った、より使い易い制御・監視信号伝送システムを提供する。 - 特許庁

The DSP 50 samples surface images, which are read alternately in the frequency-halved cycles to acquire the latest sampled surface image and the surface image right before it in cycles of the clock signal, performs image comparison processing, and calculates the moving speed of the transfer belt based upon the result of the image comparison processing to performs servocontrol over the belt motor based upon the calculated moving speed.例文帳に追加

ＤＳＰ５０は、上記交互に読み取られた表面画像を上記２分周された周期でサンプリングし、そのサンプリングされた最新の表面画像及びその直前の表面画像を上記クロック信号の周期で取得して画像比較処理を行い、その画像比較処理結果に基づき転写ベルトの移動速度を算出し、その算出された移動速度に基づきベルトモータのサーボ制御を行う。 - 特許庁

The timing analysis device, which is for an integrated logic circuit, has a jitter information generation part 12 for generating period jitter information about an operating clock in response to power/ground noise, a jitter information storage part 34 for storing the generated period jitter information, and a timing analysis part 22 for timing-analyzing the integrated logic circuit according to the stored period jitter information.例文帳に追加

本発明にかかるタイミング解析装置は、集積論理回路のタイミング解析装置であって、電源／グラウンド雑音に応答して、動作クロックのピリオドジッタ情報を生成するジッタ情報生成部１２と、生成されたピリオドジッタ情報を格納するジッタ情報格納部３４と、格納されたピリオドジッタ情報に基づいて、集積論理回路のタイミング解析を行うタイミング解析部２２と、を有するものである。 - 特許庁

The microcomputer comprises a nonvolatile memory for storing optimization data to be used to optimize the operation of the microcomputer and an optimization circuit for synchronizing with a first clock to read memory optimization data being the optimization data to be used to optimize the operation of the nonvolatile memory from the nonvolatile memory and executing the operation optimization of the nonvolatile memory on the basis of the memory optimization data.例文帳に追加

マイクロコンピュータの動作の最適化に用いられる最適化データを格納する不揮発性メモリと、第１クロックに同期して前記不揮発性メモリから、前記不揮発性メモリの動作の最適化に用いられる最適化データであるメモリ最適化データを読み出し、前記メモリ最適化データに基づいて前記不揮発性メモリの動作の最適化を実行する最適化回路とを具備するマイクロコンピュータを構成する。 - 特許庁

A display clock generating circuit 140 outputs a base signal when a value indicated by the time signal reaches a prescribed value, a display control circuit 150 provides image data stored in a frame buffer and renewed by a reception of the communication packet at a synchronizing frequency determined based on the standart signal, and a display displays the image data outputted from the display control means on a screen.例文帳に追加

そして表示クロック生成回路１４０が、その時刻信号により示される値が所定値に達した際に基準信号を出力し、表示制御回路１５０がフレームバッファに記憶されてかつ通信パケットの受信により更新される画像データを、基準信号に基づいて定まる同期周波数で出力して、表示器１６０がこの表示制御手段から出力された画像データを画面上に表示する。 - 特許庁

When various image processes are performed, after the image data read by the scanner using the CCD, etc., are digitized, a frequency spread part 3 performs frequency spreading, which varies in transmission frequency continuously in specific cycles for a reference clock generated by an oscillator 2; and a timing signal generation part 4 generates a reference timing signal for image processing by the frequency spreading.例文帳に追加

ＣＣＤ等を利用したスキャナで読み取られた画像データをデジタル変換した後、各種画像処理を行うに際して、発振器２が発生した基準クロックに対して、周波数拡散部３で、所定の周期で連続的に発信周波数の変化する周波数拡散を行い、タイミング信号生成部４で、当該周波数拡散に基づいて画像処理を行う際の基準となるタイミング信号を生成している。 - 特許庁

A peak detector 9 updates a stored current in a current memory 10 when a resultant current outputted from a current suming circuit 5 is greater than a maximum value of the preceding resultant current stored in the current memory 10 within a time when a position counter 13 counts a clock pulse by one period of a spread spectrum code and provides the output of the count at that time to a position output section 14.例文帳に追加

ピーク検出器９は、位置カウンタ１３がスペクトル拡散符号の１周期分、クロックパルスを計数する時間内で、電流合成回路５が出力する合成電流値が、電流メモリ１０に記憶されていたそれ以前の合成電流値の最大値よりも大きい場合に、電流メモリ１０の記憶電流値を更新するとともに、そのときの計数値を位置出力部１４に出力する。 - 特許庁

In this management system of the showcases 1 composed of the plurality of showcases 1 and the management device 2 for managing operating conditions of the showcases in a lump, the showcases 1 respectively comprise a time correcting section 100a for collecting a time of an incorporated clock section 102 according to the predetermined correction information 103a, when signals output at the same time are given to the showcases 1 from the management device 2.例文帳に追加

複数のショーケース１と、これらショーケース１の運転状態を一括して管理する管理装置２とからなるショーケース１の管理システムにおいて、ショーケース１は、管理装置２から各ショーケース１に同時刻に出力される信号が与えられた場合に、予め設定された補正情報１０３ａに従って内蔵する時計部１０２の時刻を補正する時刻補正部１００ａを備えている。 - 特許庁

This synchronous multiplication clock signal generation circuit 1500 is provided with serially connected plural delay lines, a phase comparator 110 for comparing the phases of the output of the delay line of a final stage and reference signals, a counter 120 and a delay control circuit for generating control count signals corresponding to a phase compared result and a decoding circuit 140 for setting the delay time of the respective delay lines corresponding to the control count signals.例文帳に追加

本発明の同期逓倍クロック信号生成回路は、直列に接続された複数のディレイラインと、最終段のディレイラインの出力と基準信号との位相比較を行なう位相比較器１１０と、位相比較結果に応じて制御カウント信号を生成するカウンタ１２０および遅延制御回路１３０と、制御カウント信号に応じて各ディレイラインの遅延時間を設定するデコード回路とを備える。 - 特許庁

A system for performing the function test of the microcomputer by impressing a test signal by a tester to the microcomputer and detecting its expected value is provided with a test synchronizing signal generation circuit 1 generating the timing of detecting an input signal asynchronously inputted to the reference clock of the microcomputer as a test synchronizing signal, and the test synchronizing signal by the circuit 1 is supplied to the tester.例文帳に追加

マイクロコンピュータにテスタによるテスト信号を印加し、その期待値を検出することによりマイクロコンピュータのファンクションテストを行うものにおいて、マイクロコンピュータの基準クロックに対して非同期に入る入力信号を検出するタイミングをテスト同期信号として発生するテスト同期信号発生回路１を設け、テスト同期信号発生回路１によるテスト同期信号を前記テスタに供給する。 - 特許庁

To provide a pulse width modulation signal generation device and an image forming device with the same, that reduce image mackles by synchronizing the start of image data writing with a main scan synchronization signal by a delay circuit having a prescribed number of delay stages and outputting an image signal faithful to the density of the image data by correcting the number of delay stages per basic clock varying in accordance with an operation environment.例文帳に追加

所定の遅延段数を有する遅延回路で、画像データの書き込み開始を主走査同期信号に同期させることによって、画像ぶれを低減させるとともに、動作環境によって変動する基本クロックごとの遅延段数に対して補正を施して、画像データの濃度に忠実な画像信号の出力を行うパルス幅変調信号生成装置及びそれを備えた画像形成装置を提供する。 - 特許庁

A block signal generating section 111 generating control signals BLK0-BLK2 for selecting a block determining the time division drive timing using a clock CLK delivered from a printer in order to transfer data related to print is provided on a substrate where a plurality of print elements 606, a drive means 113 therefor, and means 116 for arranging image data are formed integrally.例文帳に追加

プリントに係るデータを転送するためにプリント装置から供給されるクロックＣＬＫを用いて時分割駆動のタイミングを規定するブロック選択を行うための制御信号ＢＬＫ０〜ＢＬＫ２を生成するブロック信号発生部１１１を、複数のプリント素子６０６と、これらを駆動するための駆動手段１１３と、画像データを整列させるデータ整列手段１１６とが一体に形成された基板上に設ける。 - 特許庁

The modulator provided with a variable vibrator for varying and outputting the amplitude of a modulation signal and a modulation part for modulating a clock signal with the modulation signal outputted from the variable modulator divides the frequency of a modulated signal outputted from the modulation part and adjusts the output level of the variable modulator based on the level of the carrier component of the modulated signal and the level ratio of a side band component.例文帳に追加

変調信号の振幅を可変して出力する可変振幅器と、前記可変振幅器から出力された変調信号によってクロック信号を変調する変調部とを備えた変調装置において、 前記変調部から出力された被変調信号を分周し、この被変調信号のキャリア成分のレベルと側帯波成分のレベル比に基づいて前記可変振幅器の出力レベルを調整する。 - 特許庁