「Clock」に関連した英語例文の一覧と使い方(511ページ目) - Weblio英語例文検索

The microcomputer is provided with an external device discriminating means to discriminate an external device connected via an IC card interface part from a discrimination signal to be transmitted when the external device is set as a communicative state by supplying a power and a clock signal and initializing an operation for the external device and a memory contents changing means to perform content change of the memory by receiving data from the external device.例文帳に追加

ＩＣカードインタフェース部を介して接続する外部装置に対して電源及びクロック信号の供給と動作の初期化とを行って通信可能な状態に設定する際に送信される識別信号から外部装置を判別する外部装置判別手段と、この外部装置からデータを受信してメモリの内容変更を実行するメモリ内容変更手段とを備えた。 - 特許庁

The semiconductor integrated circuit device 1 for the disk drive is provided with a temperature detecting part 9 for detecting the temperature in the semiconductor integrated circuit device 1 and changing over a signal TSD to Hi, Low when the detected temperature attains the specified temperature, and a delay circuit 11 where this signal TSD and a clock CK from a control part 10 are inputted to and also signals TSD1, TSD2 are outputted from.例文帳に追加

ディスクドライブ用半導体集積回路装置１は、該半導体集積回路装置１内の温度を検出して所定の温度になると信号ＴＳＤをＨｉ，Ｌｏｗに切り替える温度検出部９と、この信号ＴＳＤとコントロール部１０からのクロックＣＫが入力されるとともに信号ＴＳＤ１，ＴＳＤ２を送出する遅延回路１１とを有する。 - 特許庁

When recording is made to the write once type optical recording medium recordable and reproducible with a blue laser by CAV scheme, ZCLV scheme or PCAV scheme, the recording method is configured such that, a laser emission pattern having two or more kinds of recording power is used, and the laser emission pattern and the laser emission time standardized by the reference clock is fixed regardless of the recording linear velocity.例文帳に追加

青色レーザにより記録・再生可能な追記型光記録媒体に対し、ＣＡＶ方式、ＺＣＬＶ方式、又はＰＣＡＶ方式で記録を行う際に、２種類以上の記録パワーを有する記録パルスを含むレーザ発光パターンを用い、該レーザ発光パターン及び基準クロックで規格化されたレーザ発光時間を、記録線速度に依らず固定する記録方法。 - 特許庁

A linear regression equation is formed which has, as object variables, respective input observation values, that is, carrier phases of L1 waves as to respective selected GPS satellites, carrier waves of L2 waves, code pseudo ranges of C/A codes, code pseudo ranges of PY codes, clock error information, ionization layer delay information, and troposphere delay information, and includes integer bias and the receiver position as explanatory variables.例文帳に追加

入力された各観測値、すなわち、選定された各ＧＰＳ衛星に対するＬ１波のキャリア位相、Ｌ２波のキャリア位相、Ｃ／Ａコードのコード擬似距離、ＰＹコードのコード擬似距離、時計誤差情報、電離層遅延情報、対流圏遅延情報を目的変数とし、整数値バイアス、および受信機位置を説明変数に含む線形回帰方程式を構成する。 - 特許庁

Brightness control circuits 100A to 100F are provided with a current digital-to-analog converter (DAC) 110 for receiving a digital code DIC to generate a control current CTO and an one-shot circuit 120 which is coupled to the current control DAC 110 to generate a pulse width modulated (PWM) signal PWM_out according to the control current CTO and a clock signal CLK.例文帳に追加

本発明に係る輝度制御回路１００Ａ〜Ｆは、デジタルコードＤＩＣを受け取って、制御電流ＣＴＯを生成する電流デジタルアナログコンバータ（ＤＡＣ）１１０と、電流制御ＤＡＣ１１０に接続されて、制御電流ＣＴＯおよびクロック信号ＣＬＫに基づき、パルス幅変調（ＰＷＭ）信号ＰＷＭ＿ｏｕｔを生成するワンショット回路１２０とを有する。 - 特許庁

A disk reproducing device for reproducing a disk in which data are recorded under CLV control comprises a CLV control part for performing CLV control, a speed comparator 2 for performing CAV control, a reference clock generation part 3, a change-over switch 4 for switching the CLV control and the CAV control, and a CPU 6 for performing the setting of a switching point of the change-over switch 4 and switching control.例文帳に追加

ＣＬＶ制御にてデータが記録されたディスクを再生するディスク再生装置であり、ＣＬＶ制御を行うＣＬＶ制御部１と、ＣＡＶ制御を行う速度比較器２及び基準クロック発生部３と、ＣＬＶ制御とＣＡＶ制御とを切り換える切換スイッチ４と、切換スイッチ４の切り換えポイントの設定と切り換え制御とを行うＣＰＵ６とを有する。 - 特許庁

If there are further fund needs, we will work around the clock and be quick in taking action as the government should act decisively in times of crises like this. While always bearing in mind that this is a time of crisis and seeking your opinions, we will do things like that, as we have received numerous questions about this matter in the Diet. 例文帳に追加

さらに必要なニーズがあれば、一日の休みもなく機動的に、まさに有事でございますから、こういうときこそ政府がバシッとやるときでございますから、有事ということを常に頭の真ん中に入れながら、皆様方のご意見もしっかりいただきながら、また国会でもたくさんのご質問をいただきますから、そういったことをやっていきたいというふうに思っております。 - 金融庁

To provide a semiconductor device for achieving a standby function by stopping the supply of clock signals, and capable of being stably shifted from a normal operating state to a standby state and, when restored from the standby state to the normal operating state, quickly resuming a process executed during the shift to the standby state.例文帳に追加

クロック信号の供給を停止することによりスタンバイ機能を実現する半導体装置において、通常動作状態からスタンバイ状態への移行を安定的に行い、スタンバイ状態から通常動作状態へと復帰した際に、スタンバイ状態移行時に実行していた処理を速やかに再開することができる半導体装置を提供することを目的とする。 - 特許庁

In the semiconductor tester including the plurality of digitizers configured to convert a plurality of signals to be measured outputted from a DUT into digital signals and to capture them in a memory on the basis of a trigger signal, the semiconductor tester includes a common trigger control circuit for inputting the trigger signal whose phase is adjusted to a proper timing relation to a clock which drives each digitizer.例文帳に追加

ＤＵＴから出力される複数の被測定信号をデジタル信号に変換してトリガ信号に基づきメモリに取り込むように構成された複数のデジタイザを有する半導体試験装置において、前記各デジタイザを駆動するクロックに対して適切なタイミング関係に位相調整されたトリガ信号を入力する共通のトリガ制御回路を設けたことを特徴とするもの。 - 特許庁

The method for testing a memory by writing and reading test date in and from the memory comprises a comparing step of comparing one of two data continuously read of data sequentially read in synchronization with a clock with another as expected data, and a decision step of deciding a fault of the memory based on a comparison result obtained by the comparison step.例文帳に追加

テストデータをメモリに書き込んで読み出すことでメモリを試験するメモリ試験方法において、クロックに同期して順次読み出されるデータのうち、連続して読み出される２つのデータのうち一方を期待データとして他方と比較する比較ステップと、比較ステップで得られる比較結果に基づいてメモリの不良を判定する判定ステップとを含むように構成する。 - 特許庁

The device is a magnetic recording device recording information magnetically for a medium, and the device is provided with a laser 160 projecting light to the medium, an optical sensor 180 for detecting a property of the medium by reflected light from the medium, and a recording head 150 recording information magnetically in the medium by a clock synchronized with a detection signal of the optical sensor.例文帳に追加

媒体に対して磁気的に情報を記録する磁気記録装置であって、媒体に対して光を照射するレーザ１６０と、媒体からの反射光により媒体の特性を検知するための光センサ１８０と、光センサの検知信号に同期したクロックで媒体に対して磁気的に情報を記録する記録ヘッド１５０と、を備えたことを特徴とする。 - 特許庁

The radio controlled timepiece 1 has a clocking device 22 for clocking a time on the basis of a reference clock, a receiver 21 for receiving a standard wave including time information, a time correction controller 26 for correcting a clocking time of the clocking device 22, and a correction amount calculator 23 for calculating a correction amount from received time information and the clocking time.例文帳に追加

電波修正時計１は、基準クロックに基づいて時刻を計時する計時手段２２と、時刻情報を含む標準電波を受信する受信手段２１と、計時手段２２の計時時刻を修正する時刻修正制御手段２６と、受信した時刻情報および計時時刻から修正量を算出する修正量算出手段２３と、を備える。 - 特許庁

The electronic clock 1 includes: a power source E which supplies power to the stepping motor M; a drive voltage detection circuit 13 which detects drive voltage of the power source E; a rotation determination circuit 14 which determines whether or not a rotor of the stepping motor M rotates; and a drive pulse output control circuit 15 which controls output of drive pulses to be output to the stepping motor M.例文帳に追加

電子時計１は、ステッピングモーターＭに電力を供給する電源Ｅと、電源Ｅの駆動電圧を検出する駆動電圧検出回路１３と、ステッピングモーターＭのローターが回転したか否かを判定する回転判定回路１４と、ステッピングモーターＭに出力する駆動パルスの出力を制御する駆動パルス出力制御回路１５とを備える。 - 特許庁

A serial data generation section 33 generates serial data OutA, OutB by performing serial conversion on the first and second expanded parallel data received via a selector 32 with a clock Clk of a PLL circuit 2 as a reference, further generates serial data OutC delayed from one data item for a single-unit term, and generates serial data OutS for an output by mixing the generated three serial data items.例文帳に追加

シリアルデータ生成部３３は，ＰＬＬ回路２のクロックＣｌｋを基準に，セレクタ部３２を介して受信した第１および第２の伸張パラレルデータをシリアル変換してシリアルデータＯｕｔＡ，ＯｕｔＢを生成し，さらに一方のデータから１単位周期遅延させたシリアルデータＯｕｔＣを生成し，生成した３つのシリアルデータをミキシングして出力用のシリアルデータＯｕｔＳを生成する。 - 特許庁

In an output circuit (6) that converts read parallel data into serial data to output the data, among a plurality of serially connected storage circuits operated in synchronization with clock signals for data conversion, a first storage circuit constitutes a storage stage by one latch (33 and 24, 34 and 24), and other storage circuits constitute storage stages by master and slave latches (30, 31, and 32).例文帳に追加

読み出したデータを並列から直列に変換して出力する出力回路（６）における、データ変換を行なうための夫々クロック信号に同期動作する直列された複数の記憶回路のうち、第１の記憶回路は１個のラッチ（３３と２４、３４と２４）によって記憶段を構成し、その他の記憶回路はマスタラッチとスレーブラッチ（３０，３１，３２）によって記憶段を構成する。 - 特許庁

A video processing method has the steps of, for example: inputting a 3D video signal and a 2D video signal; determining whether the video signal, which is input, is the 3D video signal or the 2D video signal; and converting a clock frequency of the video signal which is determined as the 2D video signal.例文帳に追加

上記課題を解決するために、本発明の一実施の態様は、例えば３Ｄ映像信号と２Ｄ映像信号とを入力するステップと、入力される映像信号が３Ｄ映像信号であるか２Ｄ映像信号であるかを判別するステップと、２Ｄ映像信号であると判別された映像信号のクロック周波数を変換するステップと、を有するように構成する。 - 特許庁

The receiving device 2 is configured to receive the modulation signal from the transmission device 1, generate a slot constituting a frame to be decapsulated to an IP packet, sort an IP packet including clock information in a packet sorting part 22, calculate a retention time based on the delay amount in a priority output buffer 24-1, and delay the IP packet by the retention time to be thereafter output.例文帳に追加

受信装置２は、送信装置１から変調信号を受信し、フレームを構成するスロットを生成し、ＩＰパケットにデカプセル化し、パケット振り分け部２２においてクロック情報を含むＩＰパケットを振り分け、優先用出力バッファ２４−１において遅延量に基づいて滞留設定時間を算出し、滞留設定時間分遅延させた後出力する。 - 特許庁

The display device has the illuminance detection circuit comprising: a photo sensor in which a photo current changes in accordance with external illuminance; a capacitor in which the photo current flows in the photo sensor and, thereby, charges are discharged; and a first transistor which outputs clock input to the first terminal when a voltage of the capacitor is a prescribed voltage or more.例文帳に追加

照度検出回路を有する表示装置であって、前記照度検出回路は、外光照度に応じて光電流が変化するホトセンサと、前記ホトセンサに前記光電流が流れることにより電荷が放電されるコンデンサと、前記コンデンサの電圧が所定の電圧以上の時に、第１の端子に入力されるクロックを出力する第１のトランジスタとを備える。 - 特許庁

In an interference wave detection circuit of a heterodyne receiver, a local oscillator output signal or a clock oscillator output signal is modulated with an out-of-sound band reference signal, and it is determined whether the reference signal exists in a demodulated signal or not, or it is determined whether an interference wave exists or not on the basis of at least one of an amplitude level of the reference signal, the change of frequency, etc.例文帳に追加

ヘテロダイン方式の受信機の妨害波検出回路において、局部発振器出力信号又はクロック発振器出力信号を、音声帯域外の基準信号で変調するとともに、復調信号中に上記基準信号の有無、又は、基準信号の振幅レベル、周波数の変化等の少なくとも一つに基づいて妨害波の有無を判断する。 - 特許庁

An image processing controller includes a plurality of DRAMs requiring a refresh operation, a storage means for storing an individual transition time for effecting the transition of each of the DRAMs to self-refresh, a monitoring means for monitoring access to the DRAMs, and a memory control means for making the DRAM non-accessed within the transition time to perform self-refresh accompanied by the suspension of the supply of an operation clock.例文帳に追加

リフレッシュ動作を必要とする複数のＤＲＡＭと、前記各ＤＲＡＭをセルフリフレッシュに移行させるまでの個別の移行時間を記憶する記憶手段と、前記ＤＲＡＭに対するアクセスを監視する監視手段と、前記移行時間内にアクセスが発生しないＤＲＡＭに対しては、作動クロックの供給停止を伴うセルフリフレッシュを実行させるメモリー制御手段と、を有する。 - 特許庁

The means for generating the clock enable signals includes: a driving means that executes pull-down or pull-up operation in response to the operation signal or non-operation signal; a reset means for resetting the output node of the driving means in response to the operation signal for the semiconductor device; and an output means which latches the signal applied to the output node of the driving means, and outputs it after buffering.例文帳に追加

その場合、クロックイネーブル信号を生成する手段は、作動信号又は非作動信号に応答してプルダウン又はプルアップ動作を行う駆動手段と、半導体デバイスに対する作動信号に応答して駆動手段の出力ノードをリセットするリセット手段と、駆動手段の出力ノードに印加された信号をラッチし、バッファリングして出力する出力手段とを備えている。 - 特許庁

The MP3 outputs a trouble/abnormal condition confirmation input signal 26' to the trouble/abnormal condition signal output circuit 53 according to the status level of the trouble/abnormal condition output OR signal 25', and determines any of an abnormal state, a clock trouble state and a normal state based on the result of switching control of the status level of the trouble/abnormal condition output OR signal 25'.例文帳に追加

ＭＰ３では、故障／異常出力論理和信号２５´の状態レベルの変化に応じて故障／異常信号出力回路５３に対して故障／異常確認入力信号２６´を出力し、故障／異常出力論理和信号２５´の状態レベルを切り替え制御した結果に基づいて異常状態、クロック故障状態、並びに正常状態の何れかを確定する。 - 特許庁

A method for generating the test pattern for the tester includes: the step of cyclizing a first test pattern 201 generated in logic design with a cycle in accordance with a clock signal 20 of the highest frequency to be used in a semiconductor integrated circuit; and the step of changing a timing edge in the first test pattern 201 to a period boundary just before the timing edge, to generate a second test pattern 301.例文帳に追加

本発明によるテスタ用テストパタンの生成方法は、論理設計時に生成された第１テストパタン２０１を、半導体集積回路で用いられる最高周波数のクロック信号２０に応じたサイクルでサイクライズするステップと、第１テストパタン２０１におけるタイミングエッジを、タイミングエッジ直前のピリオド境界に変更して第２テストパタン３０１を生成するステップとを具備する。 - 特許庁

An authentication apparatus 200 has a processor 208, at least one activator 204 coupled to the processor 208, an internal clock 212, a random number generator 216, an optional additional static memory 220 and a signal output 224, and generates a digital signature using a current time (time identifier), an identified secrete key, and a generated random number, which are called secure identifiers, and issues it.例文帳に追加

プロセッサ２０８とプロセッサ２０８に結合された少なくとも１つの起動器２０４、内部クロック２１２、乱数生成器２１６、任意の付加的なスタティックメモリ２２０、および信号出力２２４を有する認証装置２００において、安全な識別子と呼ばれる、現在の時間（時間識別子）、識別された秘密鍵、および生成された乱数を用いて、デジタル署名を生成し、発行する。 - 特許庁

To provide a control method and a control device of an electric power steering device for improving safety and reliability, by preventing erroneous operation of a plurality of control part cooperative operations, even when being different in an operation clock frequency of a system constituted of a plurality of control parts having a main control part (a CPU or an MCU) and a subordinate control part (a CPU or an MCU).例文帳に追加

主制御部（ＣＰＵ若しくはＭＣＵ）及び隷属制御部（ＣＰＵ若しくはＭＣＵ）を具備した複数の制御部で構成されるシステムの動作クロック周波数が相違していても、複数の制御部協調動作の誤作動を防止し、安全性及び信頼性を向上した電動パワーステアリング装置の制御方法及び制御装置を提供する。 - 特許庁

The phase comparator detects the phase difference between the external signal externally received and the internal clock internally generated and outputs its phase information, and has an output characteristic wherein the inclination of an output of the phase information is greater as the phase difference gets larger and the inclination of the output of the phase information gets smaller as the phase difference becomes smaller.例文帳に追加

本発明の位相比較器は、外部から入力される外部信号と内部で発生される内部クロックとの間の位相差を検出し、その位相情報を出力するもので、位相差が大きくなるに従って、位相情報の出力の傾きが大きくなり、位相差が小さくなるに従って、位相情報の出力の傾きが小さくなる出力特性を持つ。 - 特許庁

The auto-precharge control circuit includes: a precharge command delay unit generating a plurality of first precharge command delay signals in response to a write auto-precharge command signal and the internal clock signal; at least one bank address delay unit generating a delayed bank address signal; and a precharge main signal generator outputting the precharge main signal, based on the delayed bank address signal.例文帳に追加

ライトオートプリチャージ命令信号及び内部クロック信号に応答して、複数の第１ プリチャージ命令遅延信号を発生させるプリチャージ命令遅延部と、遅延されたバンクアドレス信号を発生させる少なくとも一つのバンクアドレス遅延部と、遅延されたバンクアドレス信号に基づいてプリチャージメイン信号を出力するプリチャージメイン信号生成部と、を備える自動プリチャージ制御回路。 - 特許庁

When a frequency that the detection signal for synchronizing data is detected out of a periodical detection window produced on the basis of a recording channel clock, or a frequency not detected in the detection window becomes the predetermined threshold or more, the start of the recording is once stopped and the recording can be started from the more reliable state by doing over again the recording start operation.例文帳に追加

このデータ同期用検出信号が、記録チャネルクロックを基に生成される周期的な検出ウィンドウの外に検出される回数または検出ウィンドウ内に検出されない回数が予め定められた閾値以上になったときに、記録の開始を一旦取り止め、再度記録開始動作をし直すことで、より確実な状態から記録を開始することができる。 - 特許庁

The digital signal receiver of this invention is configured with a signal input section 13 that receives a digital signal, a signal detection means 14 that detects the presence of the digital signal, a synchronization detection means 15 that detects a synchronizing signal for the digital signal and a predetermined clock signal, and a display means 17 that displays the presence of the digital signal and synchronization detection information.例文帳に追加

本発明のデジタル信号受信装置は、デジタル信号を入力する信号入力部１３と、デジタル信号の有無を検出する信号検出手段１４と、デジタル信号と予め定めたクロック信号との同期信号を検出する同期検出手段１５と、デジタル信号の有無、および同期検出情報を表示する表示手段１７とを備えた構成とした。 - 特許庁

A flip-flop circuit block 101 of fixed size is composed of a flip-flop 104 and a timing adjusting circuit 103 arranged in the clock signal input path of the flip-flop 104 and the distance L1 from an input terminal 102 to the timing adjusting circuit 103 and the distance L2 from the timing adjusting circuit 103 to the flip-flop 104 are held constant.例文帳に追加

フリップ・フロップ１０４と、このフリップ・フロップ１０４のクロック信号入力経路に配置されたタイミング調整回路１０３とで一定のサイズのフリップ・フロップ回路ブロック１０１を構成し、入力端子１０２からタイミング調整回路１０３までの距離Ｌ１およびタイミング調整回路１０３からフリップ・フロップ１０４までの距離Ｌ２を一定に保つようにした。 - 特許庁

The noise cancel circuit is equipped with an output buffer 20 which outputs a 1st binary signal capable of varying in synchronism with a clock signal 26 and an output buffer 21 which varies and outputs a 2nd binary signal when the 1st binary signal does not vary in the timing or outputs the 2nd binary signal without varying it when the 1st binary signal varies in the timing.例文帳に追加

クロック信号２６に同期したタイミングで変化しうる第１の２値信号を出力する出力バッファ２０と、このタイミングにおいて第１の２値信号が変化しない場合には第２の２値信号を変化させて出力し、このタイミングにおいて第１の２値信号が変化する場合には第２の２値信号を変化させずに出力する出力バッファ２１と、を備える。 - 特許庁

Namely, since a frequency detection means 12 for outputting the zero cross signal is arranged at a prestage of the main heating element shielding means 11 by using no zero cross signal for abnormality detection of the main heating element shielding means 11, the fixing double monitor circuit is constituted at low cost and a clock of fixed cycle is inputted in a noise elimination means 17.例文帳に追加

すなわち、主発熱体遮断手段１１の異常検出にゼロクロスを使用しないことにより、ゼロクロス信号を出力する周波数検出手段１２を主発熱体遮断手段１１の前段に配置することができるので、安価なコストで定着二重監視回路を構成することができ、ノイズ除去手段１７に一定周期のクロックを入力することができる。 - 特許庁

To provide a clock data recovery circuit wherein a gain of a voltage-controlled oscillator at phase comparison can be designed small by always carrying out the phase comparison and frequency comparison in parallel, a fast response of a PLL for phase synchronization can be designed, and voltage adjustment at a frequency comparator side can cope with even a case of occurrence of external temperature variations and power supply voltage fluctuations.例文帳に追加

周波数比較と位相比較を常時並行して行い、位相比較時の電圧制御発振器のゲインを小さく設計できると共に、位相同期のためのＰＬＬの応答性も速く設計することができ、外部の温度変動や電源電圧変動が起こった場合でも周波数比較側の電圧調整で対応できるクロックデータリカバリ回路を得る。 - 特許庁

An optical disk (100) is provided with a recording area where predetermined clock information (WBL) which is (i) included in a first frequency band that is definable by a first reference frequency (Fstd) and (ii) defined by a frequency that is an integral multiple of the first reference frequency is preformatted for recording the record data.例文帳に追加

光ディスク（１００）は、記録データを記録するために、（i）第１基準周波数（Fstd）によって規定可能な（従来の再生機による自己相関関係に基づく検出方法では検出不可能な）第１周波数帯域に含まれると共に、（ii）第１基準周波数の整数倍である周波数によって規定される所定クロック情報（WBL）がプリフォーマットされる記録領域を備える。 - 特許庁

Provided are the signed product sum computing element, including the capacitor 326 holding a voltage for an input signal, switches connected to both the ends of the capacitors 326 respectively and operable with the signal clock to switch the capacitor polarities, and a power source 329 connected to both the ends of the capacitor 326 through one of the switches, and the analog matched filter including the same.例文帳に追加

入力信号に対する電圧を保持するキャパシタ３２６と、キャパシタ３２６の両端部にそれぞれ接続され、該キャパシタ極性を切り換えるよう信号クロックによって動作するスイッチと、該スイッチのうちのいずれかを介してキャパシタ３２６の両端部に接続されている電源３２９とを含んでなる符号付積和演算器およびこれを含むアナログマッチドフィルタを提供する。 - 特許庁

A clock generating circuit 101 and a data storage circuit 102 are operated at a first power supply voltage VDD1 in an ordinary operation because of a closed switch 106, operated at a second power supply voltage VDD2 when needing storage of data during power interruption because of the opened switch 106 and the first power supply voltage VDD1 applied to a logic circuit 103 is interrupted.例文帳に追加

クロック発生回路１０１およびデータ保持回路１０２は、通常動作時には、スイッチ１０６がオン状態にされて、第１の電源電圧ＶＤＤ１で動作し、電源遮断時にデータ保持を必要とする場合、スイッチ１０６がオフ状態にされて、第２の電源電圧ＶＤＤ２で動作し、論理回路１０３に供給される第１の電源電圧ＶＤＤ１は遮断される。 - 特許庁

The node 20 includes: an update means 25 where information included in a slot corresponding to a node which receives optical signals is not checked and the information is updated to information which indicates the existence of optical signals; and a determination means 26 for operating in the same clock cycle as information update executed by the update means 25 and determining whether or not to transmit optical signals based on the information.例文帳に追加

ノード２０は、光信号を受信するノードに対応したスロットに含まれる情報を確認することなく、当該情報を、光信号が存在することを示す情報に更新する更新手段２５と、更新手段２５が実行する情報の更新と同じクロック・サイクルで動作し、当該情報から光信号を送信するかを判断する判断手段２６とを含む。 - 特許庁

The fuel cell vehicle further includes a power supply circuit 43 starting the ISU 40 when started by the alarm clock 46 to supply the power to the relay unit 36 when the scavenging execution determination unit 411 determines that scavenging is executed and not to supply the power to the relay unit 36 when the scavenging execution determination unit 411 determines that scavenging is not executed.例文帳に追加

燃料電池車両はさらに、アラームクロック４６による起動時には、ＩＳＵ４０を起動して、掃気実行判断部４１１により掃気を行うと判断された場合にはリレー部３６に電力を供給し、掃気実行判断部４１１により掃気を行わないと判断された場合にはリレー部３６に電力を供給しない電力供給回路４３を備える。 - 特許庁

In a recorder which carries out transfer control of a carriage by using a brushless DC motor 1314, the angle position of the motor is detected by an angle detection unit 1315, a commutation timing generating block 1323 generates a commutation timing signal according to the detected angle position, and a second commutation timing generating block 206 generates a commutation timing signal according to a reference clock.例文帳に追加

ブラシレスＤＣモータ１３１４を用いてキャリッジの移動制御を行う記録装置において、角度検出部１３１５によってモータの角度位置を検出し、転流タイミング生成ブロック１３２３は、検出された角度位置に基づいて転流タイミング信号を生成し、第２の転流タイミング生成ブロック２０６は、基準クロックに基づいて転流タイミング信号を生成する。 - 特許庁

A processing means obtains time from a clock means upon receiving a region identifier for identifying a predetermined region from an input means, receives information of a region corresponding to the received region identifier from the input means, and relates and stores a combination of the received region identifier and the obtained time, and information of the received region in a memory means.例文帳に追加

処理手段は、所定の領域を識別する領域識別子を入力手段から受付けた際に、時計手段から時刻を取得し、受付けた領域識別子に対応する領域における情報を入力手段から受付けて、受付けた領域識別子及び取得した時刻の組合せと、受付けた領域における情報とを関連付けて記憶手段に記憶する。 - 特許庁

A phase shifting circuit 10 outputs a vertical synchronizing signal V2 as a vertical synchronizing signal V22 when a field determination signal SEL shows a high level, and outputs the vertical synchronizing signal V22 obtained by shifting the phase of the vertical synchronizing signal V2 for a half period of the read clock signal RCK 2 when the field determination signal SEL shows a low level.例文帳に追加

位相シフト回路１０は、フィールド判定信号ＳＥＬがハイレベルを示すときには垂直同期信号Ｖ２を垂直同期信号Ｖ２２として出力し、フィールド判定信号ＳＥＬがローレベルを示すときには垂直同期信号Ｖ２の位相を読み出しクロック信号ＲＣＫ２の半周期分シフトすることにより得られる垂直同期信号Ｖ２２を出力する。 - 特許庁

The display processing circuit, which is connected to an oscilloscope that displays the OFDM type signal to be used, the data signal of each carrier which is output by the sampling block of an FFT postpones a time to the integer time of a sampling clock and selects the data signal of each displaying carrier so that a deviation does not generate in a frequency area.例文帳に追加

ＯＦＤＭ方式の信号を表示するオシロスコープ等に結合して使用される表示処理回路であって、ＦＦＴのサンプリングクロックで出力される各キャリアのデータ信号を、サンプリングクロックの整数倍に時間引き延ばしを行い、且つ、データ信号を表示する一定期間において、表示する各キャリアのデータ信号を周波数領域において偏りが生じないように選定する。 - 特許庁

To provide a voltage controlled oscillating circuit that outputs a high frequency, where frequency control can be realized, to provide a phase synchronization circuit that makes quality of a clock stable, and to provide an optical disk unit where the reliability of reproduced information of the unit can be enhanced by mounting the digital phase synchronization circuit whose dispersion is suppressed onto the unit.例文帳に追加

高い周波数が出力可能でかつ周波数制御を実現することができる電圧制御発振回路と、クロック品質の安定化を図ることができる位相同期回路と、ばらつきを押さえたデジタル位相同期回路を装置に搭載することにより装置の再生情報の信頼性の向上に貢献することができる光ディスク装置とを提供する。 - 特許庁

An information processor 10 includes: a track list generation section 168 for generating a track list which is a list of a track group including at least a movement locus track generated from movement locus information including position information and clock time information corresponding to the position information; and a display control section 172 for displaying a list screen including the track list on a display device.例文帳に追加

情報処理装置１０は、位置情報及び上記位置情報と対応する時刻情報を含む移動軌跡情報から生成される移動軌跡トラックを少なくとも含むトラック群の一覧であるトラックリストを生成するトラックリスト生成部１６８と、上記トラックリストを含むリスト画面を表示装置に表示させる表示制御部１７２とを有する。 - 特許庁

A designated signal based on an operation clock is input to a delay circuit 2 having the same configuration as a component specified as a component constituting an obstacle to the operational guarantee of the semiconductor integrated circuit, and a signal obtained through the circuit is compared with a signal generated in a reference signal generating circuit 4 for regulating the reference time of the operational guarantee of the semiconductor integrated circuit.例文帳に追加

半導体集積回路の動作保障の障害となる構成要素として特定された構成要素と同一構成を有する遅延回路２に、動作クロックに基づく所定信号を入力し、それを介して得た信号と、半導体集積回路の動作保障の基準時間を規定するためのリファレンス信号発生回路４で生成された信号とを比較する。 - 特許庁