「Gate Array」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

Respective components composing the flip-flops 1, 2 are composed of basic cells for composing a gate array.例文帳に追加

このようなフリップフロップ１、２を構成する各要素は、ゲートアレイを構成する基本セルを用いて構成した。 - 特許庁

To provide a layout having the shortest wiring distance between an FPGA (Field Programmable Gate Array) pin and a peripheral circuit pin corresponding thereto.例文帳に追加

ＦＰＧＡピンをそれに対応する周辺回路ピンに最短距離で配線接続するレイアウト。 - 特許庁

A light source 1-1 is connected to a transmission gate 2-1, and connected to a wavelength multiplex coupler 3, and connected to a sensor array.例文帳に追加

光源1-1は送信ゲート2-1に接続し、波長多重用カプラ3に接続し、センサアレイに接続される。 - 特許庁

To provide an array of floating gate memory cells having a trench formed in the surface of a semiconductor substrate.例文帳に追加

半導体基板の表面内にトレンチが形成されている浮動ゲート式メモリセルのアレイを提供する。 - 特許庁

To provide a method for inexpensively and quickly executing the writing of configuration data in an FPGA(field programmable gate array).例文帳に追加

ＦＰＧＡへのコンフィグレーションデータの書込みを安価でかつ高速で実施する方法を提供する。 - 特許庁

To provide a floating gate memory array which can store a plurality of bits for each cell and which is operated with a page mode.例文帳に追加

セル毎に複数ビットを記憶でき、ページモードで作動する浮動ゲートメモリアレーを提供すること。 - 特許庁

To provide a test method of FPGA(field programmable gate array) using a NVM(non-volatile memory) for a programmable mutual connection body.例文帳に追加

プログラマブルな相互接続体のためのＮＶＭメモリセルを使用するＦＰＧＡのテスト方法を提供。 - 特許庁

For an insulated gate type field effect transistor inside a memory cell array (1), the transistor of a gate insulating film (Tox1) thicker than the gate insulating film (Tox2) of the insulated gate type field effect transistor of peripheral circuits (3, 4 and 5) is utilized.例文帳に追加

メモリセルアレイ（１）内の絶縁ゲート型電界効果トランジスタには、周辺回路（３，４，５）の絶縁ゲート型電界効果トランジスタのゲート絶縁膜（Ｔｏｘ２）よりも膜厚の厚いゲート絶縁膜（Ｔｏｘ１）のトランジスタを利用する。 - 特許庁

In the thin film transistor array, an insulating film of an intersection of a gate wiring and a signal wiring and a gate insulating film of a thin film transistor are formed of different film thicknesses.例文帳に追加

薄膜トランジスタアレーにおいてゲート配線と信号配線との交差部の絶縁膜と薄膜トランジスタのゲート絶縁膜とを異なる膜厚で形成する。 - 特許庁

To provide a method of inspecting an array substrate and an inspection device thereof, which allow a disconnection defect of a gate line to be detected even when potential is applied from both ends of the gate line.例文帳に追加

ゲート線の両端から電位を印加してもゲート線の断線不良を検知できるアレイ基板の検査方法及び検査装置を提供する。 - 特許庁

As a result, a superimpose margin with the contact hole and the gate electrode can be made smaller than a superimpose accuracy, and an area of gate array part can be made smaller.例文帳に追加

その結果、コンタクトホールとゲート電極との重ね合せマージンを重ね合せ精度以上に小さくすることができ、ゲートアレイ部の面積を小さくできる。 - 特許庁

A TFT array inspection device comprises a gate drive circuit driver part which supplies driving signals to gate drive circuits arranged on a substrate as an inspection object and a detecting part which scans a TFT array region arranged on the substrate as the inspection object and detects the drive states of the gate drive circuits and the TFT array region based on a scanning image of the TFT array region obtained from the scan.例文帳に追加

検査対象である基板が備えるゲート駆動回路に駆動信号を供給するゲート駆動回路用ドライバ部と、検査対象である基板が備えるＴＦＴアレイ領域を走査し、走査で得られるＴＦＴアレイ領域の走査画像に基づいて、ゲート駆動回路およびＴＦＴアレイ領域の駆動状態を検出する検出部とを備える。 - 特許庁

An inspector can simply inspect the status of each of the I/O ports 13 of the gate array 10 built in the laser printer 10 by contacting a probe with each of the I/O ports 23 at the end of the gate array 20.例文帳に追加

検査員は、ゲートアレイ２０側の各Ｉ／Ｏポート２３にプローブを接触させる等することにより、レーザプリンタ１に内蔵されたゲートアレイ１０の各Ｉ／Ｏポート１３の状態を簡易に検査することができる。 - 特許庁

A TFT array substrate 1 has a gate line terminal 28 capable of being connected from the outside and a transparent conductive film 3a constituting a gate line 6 extending from the gate line terminal 28.例文帳に追加

本発明にかかるＴＦＴアレイ基板１は、外部から接続可能なゲート配線端子２８及びゲート配線端子２８から延在するゲート配線６を構成する透明導電膜３ａを有する。 - 特許庁

A low voltage gate insulation film, namely, a second gate oxidation film thinner than the first gate oxidation film is selectively formed on the second area of the cell array area and a part of the peripheral circuit area.例文帳に追加

セルアレイ領域の第２領域及び周辺回路領域の一部分上に選択的に第１ゲート酸化膜より薄い低電圧ゲート絶縁膜、即ち第２ゲート酸化膜を形成する。 - 特許庁

A programmable logic gate cell array 20 includes: a plurality of logic gate cells 50A to 50B; and programmable interconnections 40A to 40N adapted to establish interconnection among the logic gate cells 50A to 50B.例文帳に追加

プログラム可能論理ゲートアレイ２０は、複数の論理ゲートセル５０Ａ〜５０Ｂと、論理ゲートセル５０Ａ〜５０Ｂ間を相互接続するように構成されたプログラム可能な相互接続４０Ａ〜４０Ｎとを含む。 - 特許庁

At the gate-terminal side, after the adjacent gate wirings 2a with each other are connected by the connection layer 2c made of the same material as that of the gate wiring 2a, the adjacent gate wirings 2a are separated by making the connection layer 2c to be cut with a laser beam after the TFT array substrate is completed.例文帳に追加

ゲート終端側では、隣接するゲート配線２ａ同士が、ゲート配線２ａと同一材料からなる接続層２ｃによって接続された後、ＴＦＴアレイ基板完成後に該接続層２ｃをレーザーでカットすることにより分離される。 - 特許庁

An array includes cells, each cell 16 has a bottom gate amorphous silicon thin film transistor (a-Si TFT) 20.例文帳に追加

アレイはセルを含み、各セル１６が底部ゲートアモルファスシリコン薄膜トランジスタ（ａ−ＳｉＴＦＴ）２０を有する。 - 特許庁

To reduce jitter level by stabilizing the junction temperature of a timing generator comprising a CMOS gate array.例文帳に追加

ＣＭＯＳ ゲート・アレイで構成されるタイミング発生器のジャンクション温度を安定化させ、ジッタ値を減少させる。 - 特許庁

To accelerate a semiconductor integrated circuit device in a gate array part and to reduce power consumption in a memory part.例文帳に追加

半導体集積回路装置の高速化をゲートアレイ部で実現し、低消費電力化をメモリ部で実現する。 - 特許庁

To provide a transistor array panel permitting to narrow non-display areas on the right and left edge sides of a gate line.例文帳に追加

ゲートラインの左右の端部側の非表示領域を狭くすることができるトランジスタアレイパネルを提供すること。 - 特許庁

Each of the DUTs in the first array is connected to the gate pad in the first pad set.例文帳に追加

第１のアレイにおけるそれらＤＵＴの各々は、その第１のパッド・セットのゲート・パッドに接続されている。 - 特許庁

As the bit lines and the control gate lines of the memory array are orthogonal, they can be erased with a cell unit.例文帳に追加

メモリ・アレーのビット線及びコントロール・ゲート線は直交しているので、セル単位で消去することができる。 - 特許庁

A gate array block 2 having a scanning test inapplicable circuit 21, 23, and a scanning test applicable circuit 22 is provided.例文帳に追加

この発明は、スキャンテスト不適用回路２１、２３と、スキャンテスト適用回路２２を有するゲートアレイブロック２を備える。 - 特許庁

To form a memory cell array by using a self-aligning technique in a split type nonvolatile memory having a floating gate.例文帳に追加

フローティングゲートを有するスプリット型不揮発性メモリにおいて、自己整合手法によりメモリセルアレイを形成する。 - 特許庁

A pair of bit lines BL and bBL of a memory cell array 1 are connected to a sense amplification circuit 2 via a transfer gate 4.例文帳に追加

メモリセルアレイ１のビット線対ＢＬ，ｂＢＬはトランスファゲート４を介してセンスアンプ回路２に接続される。 - 特許庁

To test reliability for a gate array using many transistors as much as possible, pursuant to a method close to an LSI operation.例文帳に追加

ＬＳＩ動作に近い方法で、できるだけ多くのトランジスタを使用してゲートアレイの信頼性を試験する。 - 特許庁

The plural large integer units can be connected with a large integer unit array containing a complementary gate and a latch register.例文帳に追加

相補ゲートおよびラッチレジスタを含む大整数ユニットアレイに複数の大整数ユニットを接続することができる。 - 特許庁

METHOD FOR FORMING SEMICONDUCTOR ARRAY OF FLOATING GATE MEMORY CELL HAVING STRAP REGION AND PERIPHERAL LOGIC DEVICE REGION例文帳に追加

ストラップ領域及び周辺論理デバイス領域を有するフローティングゲートメモリセルの半導体アレーを形成する方法 - 特許庁

To reduce the resistance of a gate electrode when not forming a silicide in a region of a transistor of a pixel array.例文帳に追加

画素アレイ部のトランジスタの領域にシリサイドを形成しない場合においてゲート電極の抵抗を低減する。 - 特許庁

Since the graphic controller IC performs rearrangement of digital pixel data DATA inside, it eliminates the need for arranging a gate array.例文帳に追加

グラフィックコントローラＩＣは、デジタル画素データDATAの並び替えを内部で行うため、ゲートアレイを設ける必要がなくなる。 - 特許庁

In one embodiment, a multi gigabit transfer (MGT) port of a field programmable gate array is locked on an external clock.例文帳に追加

一実施形態では、フィールドプログラマブル・ゲート・アレイのマルチギガビット・トランスファー（ＭＧＴ）ポートが、外部クロックにロックされる。 - 特許庁

A selection gate included in the sense amplifier zone is turned on to selectively couple the memory array to the sense amplifier zone.例文帳に追加

センスアンプ帯に含まれる選択ゲートがオンすることにより、メモリアレイとセンスアンプ帯とが選択的に結合される。 - 特許庁

A Field Programmable Gate Array (FPGA) and processor are used to perform digital filtering, demodulation and calculation of position.例文帳に追加

フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）およびプロセッサを使用して、デジタルフィルタリング、復調、および位置の算出を行う。 - 特許庁

The display panel comprises data lines DL, a plurality of gate lines GL perpendicular to the data lines DL, and a pixel array.例文帳に追加

ディスプレイパネルは、データラインＤＬとデータラインＤＬに垂直な複数のゲートラインＧＬと画素アレイからなる。 - 特許庁

For the past eight weeks, this office has been investigating a series of technology thefts software, custom gate array chips, neural networks.例文帳に追加

過去8週間 我々は一連の技術盗難を調査してきた ソフト、カスタム・ゲート・アレー 神経ネットワークなんかだ - 映画・海外ドラマ英語字幕翻訳辞書

A Field Programmable Gate Array (FPGA) and processor are used to digitally filter, demodulate and compute position.例文帳に追加

フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）およびプロセッサを使用して、デジタルフィルタリング、復調、および位置の算出を行う。 - 特許庁

To realize a semiconductor device equipped with a gate protecting function while restraining an increase of an array area in a transistor array equipped with diffusion bit lines and word lines intersecting the bit lines.例文帳に追加

拡散ビット線とこれに交差するワード線を備えたトランジスタアレイにおいて、アレイ面積の増大を抑制しつつ、ゲート保護機能を備えた半導体装置を実現する。 - 特許庁

FLOATING GATE HAVING BURIED BIT LINE AND RAISED SOURCE LINE, SELF-ALIGNMENT METHOD FOR FORMING SEMICONDUCTOR MEMORY ARRAY OF MEMORY CELL, AND MEMORY ARRAY FORMED BY THAT METHOD例文帳に追加

埋め込みビット線および上昇されたソース線を持つ浮遊ゲート・メモリセルの半導体メモリ配列を形成するセルフアライメント方法及びその方法により製造されたメモリ配列 - 特許庁

The rewritable gate array (100) comprises an array (390) of logic cells (100A-100D) and routing resources, including antifuses (399A) for programming interconnections of logic cells.例文帳に追加

書き換え可能ゲートアレイ（１００）は、ロジックセル（１００Ａ−Ｄ）のアレイ（３９０）と、ロジックセルの接続をプログラミングするアンチヒューズ（３９９Ａ）を含む配線リソースを有する。 - 特許庁

The data line and the data driver 14 are mutually connected through a through-hole 40 provided in an upper fringe part of the array substrate, and the gate line and the gate driver 15 are mutually connected through a through-hole 41 provided in a side fringe part of the array substrate.例文帳に追加

また、データ線とデータドライバ１４とは、アレイ基板の上縁部に設けられたスルーホール４０により接続され、ゲート線とゲートドライバ１５とは、アレイ基板の側縁部に設けられたスルーホール４１により接続されている。 - 特許庁

Since latch operation is carried out by the 2nd load latch 4b after latching by the 1st load latch 4a, and rearranging data on the glass substrate, it becomes unnecessary to rearrange the digital pixel data inside the gate array, and the gate array becomes unnecessary.例文帳に追加

第１ロードラッチ４ａでラッチした後、ガラス基板上でデータの並び替えを行ってから第２ロードラッチ４ｂでラッチ動作を行うため、ゲートアレイ内部でデジタル画素データの並び替えを行う必要がなくなり、ゲートアレイが不要になる。 - 特許庁

A cell placement means 22 places the cell base blocks in response to the design data, a dummy array means 23 arrays successively the dummy gate blocks in spaces among the cell base blocks and a gap array means 24 arrays successively the gap filling blocks at all positions where no cell base blocks nor dummy gate blocks are placed.例文帳に追加

ゲートアレイブロックと同幅で配置される位置が半分だけシフトするダミーゲートブロックを登録しておき、外部入力される設計データに対応してセルベースブロックを配置してから空白にダミーゲートブロックを配列する。 - 特許庁

To avoid a resistance delay in a selective gate region and a peripheral circuit region while miniaturizing a memory cell array region, and to form simultaneously gates in the memory cell array region, the selective gate region and the peripheral circuit region.例文帳に追加

メモリセルアレイ領域の微細化を図りつつ選択ゲート領域及び周辺回路領域における抵抗遅延を回避し、かつメモリセルアレイ領域と選択ゲート領域と周辺回路領域とのゲート加工を同時に行う。 - 特許庁

Then, after forming a photomask 5 on the substrate 1 so as to coat the control gate electrode 8 and the gate electrode 15, the photomask 5 in a memory array region is removed, and ion for adjusting thresholds is implanted to the substrate 1 of the memory array region.例文帳に追加

次いで、コントロールゲート電極８およびゲート電極１５を覆うように基板１上にフォトマスク５を形成した後、メモリアレイ領域のフォトマスク５を除去し、メモリアレイ領域の基板１にしきい値調整用のイオンを注入する。 - 特許庁