「Gate Array」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

A DLS method is employed as a pixel array method for the array substrate, and when the array substrate is driven by a dot inversion driving system, connection relation among pixels, and gate lines and data lines is changed to solve the problem of the column inversion caused by conventional technique, thereby improving the quality of display of a liquid crystal display device using the array substrate.例文帳に追加

上記アレイ基板の画素配列方法について、DLS方法が採用され、ドット反転駆動方式で駆動するとき、画素と、ゲート・ライン、データ・ラインとの連結関係を変更することにより、従来技術により生じる列反転との問題点が解決され、当該アレイ基板を使用した液晶ディスプレイ装置の表示の質が向上する。 - 特許庁

In the step of manufacturing the TFT array substrate of the electro-optical device, a gate insulating film 2 is formed, an etching mask is then formed by photo-lithography techniques, and a predetermined area of the gate insulating film 2 is selectively etched from the opening of the etching mask to thin the predetermined area of the gate insulating film 2.例文帳に追加

電気光学装置のＴＦＴアレイ基板の製造工程において、ゲート絶縁膜２を形成した後、フォトリソグラフィ技術により、エッチングマスクを形成し、エッチングマスクの開口からゲート絶縁膜２の所定領域を選択的にエッチングして、ゲート絶縁膜２の所定領域を薄くする。 - 特許庁

A metal silicide film is formed only on the surface of the gate electrode out of the source, drain diffusion layer, and gate electrode of the first transistor of a memory cell array, and a metal silicide film is formed on the surfaces of the source, drain diffusion layer, and gate electrode of the second transistor of a logic circuit.例文帳に追加

また、メモリセルアレイ部の第１のトランジスタは、ソース、ドレイン拡散層及びゲート電極のうちゲート電極の表面のみに金属シリサイド膜が形成され、ロジック回路部の第２のトランジスタは、ソース、ドレイン拡散層及びゲート電極の表面に金属シリサイド膜が形成される。 - 特許庁

At this time, after all steps for the thin film transistor array and the color filter are completed, a gate pad and a data pad to be formed at respective one ends of the gate wiring and the data wiring are exposed so that the gate pad or the data pad is not exposed to the chemicals for patterning the color filter.例文帳に追加

この時、前記ゲート配線及びデータ配線の一端に形成するゲートパッドまたはデータパッドが前記カラーフィルターをパターニングする薬液によって露出しないように、薄膜トランジスタアレイ及びカラーフィルター工程をすべて完了した後、最後の工程で前記ゲートパッド及びデータパッドを露出する。 - 特許庁

To provide an E-ink display panel capable of utilizing a production line of an existing bottom gate type thin film transistor by adopting the bottom gate type thin film transistor for an active element array type substrate and capable of overcoming a top gate phenomenon which may be generated by voltage applied to a pixel electrode in conventional technology.例文帳に追加

アクティブ素子アレイ型基板でボトムゲート型薄膜トランジスタを採用することで、既存のボトムゲート型薄膜トランジスタの生産ラインを活用させ、かつ従来技術における画素電極に印加する電圧により生じるトップゲート現象を克服できる電子インク表示パネルを提供する。 - 特許庁

In the vicinity of the end portion of the display panel on which the terminal parts 7 of the gate wires 2 are arranged, the TFT array substrate has conductive dummy patterns 5 formed above the gate wires 2 through a gate insulating film 3, and glass 8 of the counter substrate is cut off on positions corresponding to the dummy patterns 5.例文帳に追加

ゲート配線２の端子部７が配設される表示パネルの端部近傍において、ＴＦＴアレイ基板は、ゲート配線２の上方にゲート絶縁膜３を介して形成された導電性のダミーパターン５を有し、対向基板のガラス８は、ダミーパターン５に対応する位置で切断される。 - 特許庁

In the transistor array panel 1, a plurality of gate lines 3 and a plurality of data lines 4 are insulated from each other and lie orthogonal to each other; a plurality of thin film transistors 5 is located at each intersection part of them; a gate 31 is connected to a gate line 3; and a source 37 is connected to a data line 4.例文帳に追加

トランジスタアレイパネル１においては、複数のゲートライン３と複数のデータライン４とが互いに絶縁されて直交し、これらの各交差部に複数の薄膜トランジスタ５がそれぞれ配置され、ゲート３１がゲートライン３に接続され、ソース３７がデータライン４に接続されている。 - 特許庁

The pixel structure of the array substrate of the thin film transistor liquid crystal display (TFT-LCD) is provided with a pixel electrode, a gate line and a data line, and the gate line and the data line intersect with each other to define a pixel unit and a parasitic capacitor is formed on a portion where the gate line and the data line are intersected and laminated.例文帳に追加

本発明は、画素電極、ゲートライン、及びデータラインを備え、ゲートラインとデータラインとが交差して画素ユニットを限定し、且つ、ゲートラインとデータラインの交差積層した部位に浮遊容量が形成される薄膜トランジスタ液晶ディスプレイのアレイ基板の画素構造に関する。 - 特許庁

Therein, when the array part of the top gate type thin film transistor including the color filter 130 is formed, a source electrode 106, a drain electrode 108 and an impurity amorphous silicon layer are patterned at the same time, and a gate electrode 124, an active layer 120 and a gate insulating film are patterned and formed at the same time.例文帳に追加

この時、カラーフィルター１３０を含むトップゲート型薄膜トランジスタのアレイ部を形成する時、ソース電極１０６及びドレイン電極１０８と不純物非晶質シリコン層を同時にパターニングし、ゲート電極１２４、アクティブ層１２０、ゲート絶縁膜を同時にパターニングして形成する。 - 特許庁

The charge transfer register 47 is configured to receive charges from the array of photosensitive elements 41, via the transfer gate 44, and to shift the charges out of the charge transfer register.例文帳に追加

電荷転送レジスタ（４７）は、転送ゲート（４４）を介して、光電性素子（４１）のアレイから電荷を受け取って電荷を移送するように構成される。 - 特許庁

To reduce power consumption and EMI and to secure wiring resources to facilitate wiring when a master-slave type flip-flop circuit is actualized using a gate array.例文帳に追加

ゲートアレイを用いて実現する場合に、消費電力およびＥＭＩの低減化を図るとともに、配線リソースを確保して配線の容易化を図ること。 - 特許庁

To provide a manufacturing method of an array substrate for a liquid crystal device capable of preventing a defect due to a leak at a gate oxidation film and enhancing yield.例文帳に追加

ゲート酸化膜でのリークによる不良を防止でき、歩留まりを向上できる液晶表示装置用アレイ基板の製造方法を提供する。 - 特許庁

The central arithmetic part 13 instructs a first function including a function for making a gate array 14 operate so that a communication network 3 can communicate with an indoor machine 2a.例文帳に追加

中央演算部１３はゲートアレイ１４に動作を行わせ、通信網３と室内機２ａとが通信する機能を含む、第１の機能を指示する。 - 特許庁

Contact holes 25 and 26 and a dummy hole 27 are formed by dry-etching in a gate insulating film and an interlayer insulating film positioned in the non-display region 9 of an array substrate 3.例文帳に追加

アレイ基板３の非表示領域９に位置するゲート絶縁膜および層間絶縁膜に、コンタクトホール25，26と、ダミーホール27とをドライエッチングにより形成する。 - 特許庁

To provide an imaging apparatus capable of outputting a mirror image reflected in a conical mirror, after calibrating its distortion, without requiring any CPU or gate array.例文帳に追加

ＣＰＵやゲートアレイを要することなく、円錐ミラーに映る鏡像の歪みを矯正して出力することのできる撮像装置を提供する。 - 特許庁

To provide a technology for updating a configuration ROM of an FPGA (Field Programmable Gate Array) mounted on a stand-alone type board without requiring any expensive facility.例文帳に追加

高価な設備を要することなく、スタンドアロンタイプのボードに実装されたＦＰＧＡのコンフィグレーションＲＯＭを更新する技術を提供すること。 - 特許庁

A thin film transistor(TFT) array substrate 152 has pixel regions enclosed by gate signal lines 56 and source signal lines 58 formed on a light- transmitting substrate.例文帳に追加

ＴＦＴアレイ基板１５２は、透光性基板上に形成されたゲート信号線５６およびソース信号線５８に囲まれた画素領域を有する。 - 特許庁

To validly avoid stopping of an operation due to the deviation from an operating temperature guarantee range in a processor using a gate array capable of reconfiguring an internal logic circuit.例文帳に追加

内部論理回路を再構成可能なゲートアレイを用いた処理装置において、動作温度保証範囲の逸脱による動作の停止を有効に回避する。 - 特許庁

To enable real time speaking and to prevent load on a field programmable gate array(FPGA) by making a controller and a passageway light not equal but in a master/slave relation.例文帳に追加

制御機および廊下灯に対し、対等ではなくマスタースレーブの関係を持たせることによりリアルタイムで通話でき、而もFPGAに負担をかけない構成にする。 - 特許庁

To provide a thin film transistor array in which the occurrence of a short circuit between a pixel electrode and an auxiliary capacitor electrode caused by dielectric breakdown of a gate insulating film is suppressed.例文帳に追加

ゲート絶縁膜の絶縁破壊に起因する画素電極と補助容量電極との短絡の発生を抑制した薄膜トランジスタアレイを提供すること。 - 特許庁

To efficiently make changes to a circuit diagram accompanying change of FPGAs (Field Programmable Gate Array) in the design of a circuit that uses FPGAs as components.例文帳に追加

部品としてＦＰＧＡを使用する回路の設計において、ＦＰＧＡの変更に伴う回路図の変更を効率良く行うことができるようにすること。 - 特許庁

Thus, even large-scale systems can be mounted on hardware, such as a FPGA (field programmable gate array), enabling a reduction in verification time.例文帳に追加

これにより、大規模な設計対象システムであってもＦＰＧＡなどのハードウェア上に載せることができ、検証時間を短縮することができる。 - 特許庁

The portion of a conventional RFID reader/writer which is achieved by a DSP (Digital Signal Processor) or FPGA (Field Programmable Gate Array) is directly shifted to the server and the process is executed.例文帳に追加

本発明では、従来のＲＦＩＤリーダライタ中で、ＤＳＰ又はＦＰＧＡで実現されている部分をそのままサーバに移して実行させる。 - 特許庁

To easily prepare and change a logic circuit diagram on which an FPGA(field programmable gate array)/PLD(programmable logic device) is mounted without accompanying an increase in man-hour or quality degradation of the circuit diagram.例文帳に追加

ＦＰＧＡ／ＰＬＤを搭載した論理回路図の作成や変更を、工数膨大化や回路図の品質低下を伴わずに容易に行う。 - 特許庁

To reduce manufacturing period, compared with that of the conventional standard cell system by realizing the layout of a semiconductor integrated circuit device by means of a gate array system.例文帳に追加

半導体集積回路装置のレイアウトをゲートアレイ方式によって実現することにより、従来のスタンダードセル方式に比べて製作期間の短縮を図る。 - 特許庁

A gate array 21 that is the DMA controller has a signal transmission device 217 having three signal transmission parts 61, 62, 63 respectively corresponding to three channels.例文帳に追加

ＤＭＡコントローラであるゲートアレイ２１は、３個のチャネルに夫々対応する３個の信号伝送部６１，６２，６３を有する信号伝送装置２１７を備える。 - 特許庁

A high voltage gate insulation film, namely, a first oxidation film is selectively formed on the second area and the peripheral circuit area of the cell array area.例文帳に追加

セルアレイ領域の第２領域及び周辺回路領域上に選択的に高電圧ゲート絶縁膜、即ち、第１ゲート酸化膜を形成する。 - 特許庁

SEMICONDUCTOR OPTICAL AMPLIFIER, ASE RADIATING OPTICAL SOURCE, OPTICAL GATE ARRAY, VARIABLE WAVELENGTH LASER, MULTI-WAVELENGTH LASER AND OPTICAL TRANSMISSION SYSTEM例文帳に追加

半導体光増幅器およびＡＳＥ放射用光源装置および光ゲートアレイおよび波長可変レーザ装置および多波長レーザ装置および光伝送システム - 特許庁

A nanosensor comprises an array of field-effect transistors gate controlled by the specimen such as the protein, the nucleic acid, the carbohydrate, the fat and the steroid.例文帳に追加

タンパク質、核酸、炭水化物、脂質およびステロイド等の検体によりゲート制御される電界効果トランジスタのアレイより構成されたナノセンサである。 - 特許庁

To prevent malfunction of a microcomputer in an electronic device having an FPGA (Field Programmable Gate Array) and a microcomputer that terminates initialization earlier than the completion of configuration of the FPGA.例文帳に追加

ＦＰＧＡと、ＦＰＧＡのコンフィグレーション終了より早く初期化を終了するマイコンとを有する電子機器において、マイコンの誤動作を防止する。 - 特許庁

The TFT-LCD array substrate includes a plurality of gate lines, a plurality of data lines and a plurality of common electrode lines, which are formed on a substrate.例文帳に追加

該ＴＦＴ −ＬＣＤアレイ基板には、基板に形成された複数のゲートライン、複数のデータライン、及び複数の共通電極ラインが含められる。 - 特許庁

To provide a semiconductor device wherein the resistance delay in a selective gate region and a peripheral circuit region is avoided while miniaturizing a memory cell array region.例文帳に追加

メモリセルアレイ領域の微細化を図りつつ選択ゲート領域及び周辺回路領域における抵抗遅延を回避する半導体装置を提供する。 - 特許庁

To provide a semiconductor device having a potential supply means at a gate electrode in the high freedom of design in an array where vertical MOS transistors are integrated.例文帳に追加

縦型ＭＯＳトランジスタが密集するアレイ部において、設計自由度の高いゲート電極への電位供給手段を有した半導体装置を提供する。 - 特許庁

The short pulse is applied based on the temperature information received from a temperature sensor installed in a head unit, and a gate array adjusts the frequency, pulse width and amplitude.例文帳に追加

短パルスの投入はヘッドユニットに設けられた温度センサからの温度情報に基づいて、ゲートアレイがその頻度やパルス幅や振幅を調整する。 - 特許庁

The active element array type substrate is provided with a plurality of pixel structures thereon and each pixel structure is provided with a bottom gate type thin film transistor and a pixel electrode.例文帳に追加

アクティブ素子アレイ型基板上には複数の画素構造を備えるとともに、各画素構造はボトムゲート型薄膜トランジスタおよび画素電極を備えている。 - 特許庁

Satellite, CATV and ground wave broadcasting signals are respectively converted into digital signals through respective tuners 20, 120, 220 and inputted to a programmable gate array 410.例文帳に追加

衛星、ＣＡＴＶ、地上波放送信号をチューナー２０，１２０，２２０を経て、ＡＤＣ３１０でデジタル信号に変換し、プログラマブルゲートアレイ４１０に入力する。 - 特許庁

A gate array 18 reads the music data to be reproduced from the HDD 17 via the bus 51 for data transfer to output to a decoder 22.例文帳に追加

また、ケートアレイ１８は、再生対象の楽曲データを、データ転送用バス５１を介してＨＤＤ１７から読み出してデコーダ２２に出力する。 - 特許庁

The TFT array substrate 38 has a gate line 18 and a source line 20 orthogonal to each other, and a transfer electrode 14 connected to the counter electrode 38.例文帳に追加

ＴＦＴアレイ基板３８は直交するゲート配線１８及びソース配線２０と、対向電極３８に接続されたトランスファー電極１４を備えている。 - 特許庁

Employing the programmable logic array and a dynamic programmable gate can considerably improve the efficiency of logic blocks almost, without the need for adding of the circuit region.例文帳に追加

プログラマブル論理アレイと動的プログラマブル・ゲートを用いることで、回路領域をほとんど追加することなく論理ブロックの効率が大幅に改良される。 - 特許庁

A read gate RG of a selected memory cell array drives the voltage of read data buses RDB and /RDB depending on the voltage of the bit lines BL and /BL.例文帳に追加

選択されたメモリセル列において、リードゲートＲＧは、ビット線ＢＬおよび／ＢＬの電圧に応じて、読出データバスＲＤＢおよび／ＲＤＢの電圧を駆動する。 - 特許庁

The lab work is based on a workstation equipped with a single field programmable gate array chip and software tools for entering, editing, and analyzing designs. 例文帳に追加

研究所の作業は,単一フィールドのプログラム可能ゲートアレイチップ,および設計の入力・編集・分析用ソフトウェア・ツールを備えたワークステーションに基づいている． - コンピューター用語辞典

To provide a system enabling a user to personally determine whether or not a given master is compatible to his/her desired condition, regarding a gate array.例文帳に追加

ゲートアレイについてユーザー所望の条件に対して所与のマスタが適合するのか不適合なのかをユーザー自ら判定可能なシステムを提供すること。 - 特許庁

Architectural considerations for cryptanalytic hardware, by Ian Goldberg and David Wagner, is a 1996 study that explores cracking DES and related ciphers by using field-programmable gate array chips. 例文帳に追加

暗号分析ハードのアーキテクチャに関する検討（Ian Goldberg and David Wagner）は1996年の研究で、DESなどの暗号をプログラマブル・ゲートアレイチップを使ってクラックする方法を検討している。 - Electronic Frontier Foundation『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』

It contains the complete specifications and design documents for the DES Cracker, as well as circuit diagrams for its boards, and complete listings of its software and its gate array design. 例文帳に追加

ここにはDESクラッカーの完全な仕様と設計書が掲載されているし、基板の回路図も、ソフトやゲートアレイの設計についても完全なリストがあがっている。 - Electronic Frontier Foundation『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』

Paul had previously worked with a team of hardware designers who knew how to build custom gate array chips cheaply, in batches of a few thousand chips at a time. 例文帳に追加

ポールはこれまでに、カスタムゲートアレイチップを、何千個単位のバッチで安くつくってくれる、ハード設計者といっしょに仕事をしたことがあったのだ。 - Electronic Frontier Foundation『DESのクラック：暗号研究と盗聴政策、チップ設計の秘密』