「Gate Line」に関連した英語例文の一覧と使い方(31ページ目) - Weblio英語例文検索

During performing write-in in a block 40, a selection gate decoder 42 separates main bit lines MBL0-MBLn from the sub-bit line SBL0 and the like in the block 40a.例文帳に追加

ブロック４０ａ内において書き込みを実行中、選択ゲートデコーダ４２はメインビット線ＭＢＬ０〜ＭＢＬｎをブロック４０ａ内のサブビット線ＳＢＬ０等から切り離す。 - 特許庁

An electrolytic capacitor is connected at its positive side to the output line to the engine starting load, and a generator output is connected to the negative side of the electrolytic capacitor via a gate circuit.例文帳に追加

さらにエンジン始動負荷への出力ラインには電解コンデンサの正側が接続され、電解コンデンサの負側には、ゲート回路を介して、ジュネレータ出力が接続される。 - 特許庁

A TFT that uses a polycrystal Si film with no radiation of CW laser is formed in the pixel region PXD and the gate line driving circuit region GCR.例文帳に追加

画素領域ＰＸＤとゲート線駆動回路領域ＧＣＲにはＣＷレーザを照射していない多結晶Ｓｉ膜を用いたＴＦＴが形成されている。 - 特許庁

The gate line driving circuit sets a non-overlap period for adjusting the high width of a scanning signal and adjusts the width by regulating the period by the number of reference clocks.例文帳に追加

本発明は、ゲート線駆動回路は走査信号のハイ幅を調整するためのノンオーバラップ期間を設定し、その期間を基準クロック数で規定し、調節可能とした。 - 特許庁

In the non-display area on the thin film transistor substrate, a first data signal supply line is formed in the ground of a gate insulating film and connected to one of a plurality of data lines.例文帳に追加

薄膜トランジスタ基板の非表示領域では、第１データ信号供給ラインがゲート絶縁膜の下地に形成され、複数のデータラインのいずれかに接続されている。 - 特許庁

The longitudinal direction of a contact connecting the source 11s of the pixel selecting TFT 11 and the gate 12g of a driving TFT 12 is arranged in parallel to the holding capacitance line 22.例文帳に追加

また、画素選択ＴＦＴ１１のソース１１ｓと駆動ＴＦＴ１２のゲート１２ｇとを接続するコンタクトの長手方向を保持容量ライン２２に平行に配置している。 - 特許庁

SINGLE-PHASE THREE-WIRE ALTERNATING POWER LINE PLC SIGNAL GATE DEVICE AND DISTRIBUTION BOARD AND POWER METER HAVING THE SAME例文帳に追加

単相３線式交流電力線用ＰＬＣ信号ゲート装置及び該単相３線式交流電力線用ＰＬＣ信号ゲート装置を備えた分電盤及び電力計 - 特許庁

On the other hand, an output terminal 28 of a primary current limit circuit 27 is connected to the gates of the IGBT 15 via a line having resistance lower than that of a gate resistance device 21.例文帳に追加

一方、１次電流制限回路２７の出力端子２８は、ゲート抵抗素子２１よりも低抵抗のラインを介してＩＧＢＴ１５のゲートに接続されている。 - 特許庁

To provide a display panel capable of performing a leakage inspection between gate and bas line simply and, moreover, space-savingly; to provide a display device comprising the display panel; and to provide an inspection method of the display panel.例文帳に追加

ゲートバスライン間のリーク検査を、簡易ながら、省スペースで行うことのできる表示パネルおよび表示装置ならびに表示パネルの検査方法を実現する。 - 特許庁

As a scanning line SL1 turns high so as to turn on a transistor Tr10, luminance data is set in a gate electrode of a transistor Tr11 and thus an organic light emitting diode OLED10 emits light.例文帳に追加

走査線ＳＬ１の信号がハイになるとトランジスタＴｒ１０がオンされ、トランジスタＴｒ１１のゲート電極に輝度データが設定され、ＯＬＥＤ１０が発光する。 - 特許庁

At this time, a switch transistor Q7 is turned ON and the data line DL is connected to the gate of the pass transistor Q1 through an inverter IN comprising transistors Q5 and Q6.例文帳に追加

このとき、スイッチトランジスタＱ７をオンしており、データラインＤＬは、トランジスタＱ５，Ｑ６からなるインバータＩＮを介し、パストランジスタＱ１のゲートに接続されている。 - 特許庁

The ratio of the first charge storage capacitance to the second charge storage capacitance is adjusted by an adjustment storage condenser and can be controlled based on the control state of the gate line.例文帳に追加

第１及び第２の電荷蓄積容量比は、調整蓄積コンデンサによって、調整を行い、ゲートラインの制御状態に基づいて制御を行うことができる。 - 特許庁

Such an arrangement allows the copper to be used as wiring and, especially when forming the gate line with copper, the process can be simplified differently from the conventional practice.例文帳に追加

このような構成は、銅を配線として用いることを可能にし、特に銅でゲート配線を形成する場合には従来とは違って工程を単純化できる長所がある。 - 特許庁

To achieve both complete removal of a trap film of a bit line contact part and securing of a sufficient remaining amount of an implanted filling insulating film between a memory cell portion and a gate electrode.例文帳に追加

ビット線コンタクト部のトラップ膜の完全な除去とメモリセル部のゲート電極間の埋め込み充填絶縁膜の十分な残存量確保とを両立する。 - 特許庁

To provide a semiconductor memory device capable of achieving high density and high function by ensuring a correct process margin between a contact and a gate line in a cell array structure.例文帳に追加

セルアレイ構造においてコンタクトとゲートラインの間の正確な工程マージンが確保されることで高密度及び高機能の具現が可能な半導体メモリー素子を提供する。 - 特許庁

And a fuse 7B is connected to only one redundancy cell selecting signal line 30B inputted to the NAND gate 5, and the other end of the fuse 7B is grounded.例文帳に追加

そして、ＮＡＮＤゲート５に入力する１本のリダンダンシーセル選択信号線３０Ｂにのみヒューズ７Ｂが接続され、ヒューズ７Ｂの他端は接地されている。 - 特許庁

A gate electrode 14 to be a part of a word line is formed within a groove 17, formed in the active region and over the groove and insulated from the active region.例文帳に追加

ワード線の一部としてのゲート電極１４は、活性領域に形成された溝１７内及び溝を跨いで形成され、活性領域と絶縁されている。 - 特許庁

On a control signal line from a motor control microcomputer 206 to a gate driving part 109, buffers 202a, 202b are provided on the downstream side than a buffer 201.例文帳に追加

モータ制御マイコン２０６からゲート駆動部１０９までの制御信号ライン上において、バッファ２０２ａ，２０２ｂはバッファ２０１よりも下流側に設けられている。 - 特許庁

A third transfer gate 15 is also formed which supplies the output of the high voltage generation circuit 10 to the source line SL without passing through a high voltage switching circuit 11.例文帳に追加

また、高電圧発生回路１０の出力を、高電圧スイッチング回路１１を介さずにソース線ＳＬに供給する第３の転送ゲート１５が設けられている。 - 特許庁

The switch 103 switches whether the gate terminal of the n transistor M103 is connected to the drive voltage output line L101 responding to the operation state of the power supply unit 510.例文帳に追加

スイッチ１０３は、ｎトランジスタＭ１０３のゲート端子を、駆動電圧出力線Ｌ１０１に、接続するか否かを、電源装置５１０の動作状況に応じて切り替える。 - 特許庁

A gate driver 4 conducts the switching element of each line to apply the preliminary charge data voltage to display elements for all the lines in the vertical blank period.例文帳に追加

一方、ゲートドライバ４は、垂直帰線期間に、全てのラインの表示素子に予備充電データ電圧を印加するために、当該各ラインのスイッチング素子を導通させる。 - 特許庁

To provide a method for manufacturing a cylindrical part by which the cylindrical part in which no weld line is generated and there is no gate cut mark in an inner peripheral face can be manufactured at low cost.例文帳に追加

ウエルドラインが発生しておらず内周面にゲートカット跡のない円筒状部品を安価に製造できる円筒状部品の製造方法を提供すること。 - 特許庁

The Niomon gate of Bujo-ji Temple stands beside the Teratani-gawa River, a source of the Katsura-gawa River, approximately 30 minutes walk east of Daihizan-guchi bus stop on Kyoto Prefectural Route Kyoto- Hirogawara-Miyama Line. 例文帳に追加

府道京都広河原美山線の大悲山口バス停から東へ徒歩約30分、桂川の源流の1つである寺谷川沿いに峰定寺の仁王門が建つ。 - Wikipedia日英京都関連文書対訳コーパス

The putt practicing device which decides whether a ball is delivered straightforward or not by installing a gate having a smaller clearance from a golf ball near a putting side on a virtual cup line is therefore proposed.例文帳に追加

よって、仮想カップ線上でパッティング側近くにゴルフボールとの隙間の少ないゲートを設置してまっすぐボールを送り出したかを判定するパット練習器を提案する。 - 特許庁

Station Gate is two-storey and the second floor is expected to be linked to the station by the pedestrian bridge when the Yodo Station of the Keihan Main Line is elevated in the autumn of 2009. 例文帳に追加

ステーションゲートは2階建てで、2階部分は2009年秋に予定されている京阪本線淀駅の高架化に伴い、連絡歩道橋にて駅と直結される予定。 - Wikipedia日英京都関連文書対訳コーパス

With Koryu-ji Temple located immediately northwest of this station, the sight of a tram running on the tramway laid on the road in front of the two-story gate is a highlight of riding a tram on the (Randen) line of the Keifuku Electric Railroad. 例文帳に追加

駅のすぐ北西に広隆寺があり、楼門前の併用軌道を横切る電車の姿は京福電鉄（嵐電）沿線のハイライトの一つである。 - Wikipedia日英京都関連文書対訳コーパス

The control circuit 140, when reading noise level, supplies a voltage potential VCLIP for limiting the voltage potential of the picture element output line 130 to the gate of the clip transistor 121.例文帳に追加

制御回路１４０は、ノイズレベルを読み出すときは、画素出力線１３０の電位を制限するための電位ＶＣＬＩＰをクリップトランジスタ１２１のゲートに提供する。 - 特許庁

The control signal WS, containing the overshoot waveform, is loosened into a slope waveform, while propagating along the scanning line WS and is applied to the gate of the sampling transistor Tr1.例文帳に追加

このオーバシュート波形を含む制御信号ＷＳが走査線ＷＳを伝播する過程で傾斜波形になまってサンプリングトランジスタＴｒ１のゲートに印加される。 - 特許庁

An X signal showing a failure logical value capable of appearing in a fan-out signal line of an X failure gate Gi is inserted into circuit information on a semiconductor logic circuit device.例文帳に追加

半導体論理回路装置の回路情報において、Ｘ故障ゲートＧｉのファンアウト信号線に出現可能な故障論理値を表すＸ記号を挿入する。 - 特許庁

A tracking gate S is set on the measurement line 202 and a blood flow speed change waveform 218 for indicating an average blood flow speed is prepared based on echo data in it.例文帳に追加

一方、計測ライン２０２上にトラッキングゲートＳが設定され、その中のエコーデータに基づいて平均の血流速度を表す血流速度変化波形２１８が作成される。 - 特許庁

A transistor (hereinafter Tr) 10 has its gate electrode connected to a scanning line X_i and its drain electrode connected to the drain electrode of a Tr12.例文帳に追加

トランジスタ（以下、Ｔｒという。）１０のゲート電極は走査線Ｘ_iに接続されており、Ｔｒ１０のドレイン電極は、Ｔｒ１２のドレイン電極に接続されている。 - 特許庁

To provide a non-volatile semiconductor memory in which control voltage for a control gate line selection switching element is made low voltage by analyzing read-operation for a twin memory cell.例文帳に追加

ツインメモリセルへのリード動作を解析することで、コントロールゲート線選択スイッチング素子への制御電圧を低電圧化した不揮発性半導体記憶装置を提供する。 - 特許庁

By coupling the drain output of the field effect transistor by the directional coupler 5 and feeding it back through the microstrip line 7 to a gate terminal, oscillation is generated.例文帳に追加

電界効果トランジスタのドレイン出力を方向性結合器５により結合させて、マイクロストリップ線路７を介してゲート端子へ帰還させることにより発振を生じさせる。 - 特許庁

To reduce the number of start pulses to be input from the outside, in a shift register requiring a plurality of start pulses and a gate line driving circuit using the same.例文帳に追加

複数のスタートパルスを必要とするシフトレジスタ及びそれを用いたゲート線駆動回路において、外部から入力しなければならないスタートパルスの数を削減する。 - 特許庁

To provide a nonvolatile semiconductor memory device enabling miniaturization by constituting the device into such a structure that a selection signal conductor doubles as a dummy gate line required so far.例文帳に追加

選択信号線が従来必要であったダミーゲート線を兼ねるように構成することで、小型化を可能にした不揮発性半導体記憶装置を提供する。 - 特許庁

A voltage generated between the gate and source of the driving transistor T2, with the data current IDAT flowing to the current sink through a data line is accumulated in a capacity element C1.例文帳に追加

データ線を介して電流シンクに流れるデータ電流ＩDATによって駆動トランジスタＴ２のゲート・ソース間に生じる電圧が容量素子Ｃ１に蓄積される。 - 特許庁

In the first period P1, a data signal D[j] of the signal line 15 is set at a voltage V0, due to which the voltage of the gate rises and the driving transistor TDR turns to the on state.例文帳に追加

第１期間Ｐ1では、信号線１５のデータ信号Ｄ[j]が電圧Ｖ0に設定されることでゲートの電圧が上昇して駆動トランジスタＴDRはオン状態となる。 - 特許庁

To provide a photoelectric converting device where the resistance of a gate line is small, driving speed is fast, leak current is less and Vth dispersion is small.例文帳に追加

ゲート線の抵抗が小さくて駆動速度の速い光電変換装置、及びリーク電流が少なくて、且つＶｔｈばらつきの小さい光電変換装置を提供する。 - 特許庁

Further, the pixel circuits of the same color even in different rows are made equal in area of an overlap part between a gate 24g of a driving TFT 24 and the power line PVDD.例文帳に追加

また、駆動ＴＦＴ２４のゲート２４ｇと電源ラインＰＶＤＤの重畳部分の面積も、行が異なっても同一色の画素回路においては同一にする。 - 特許庁

Gate off timing of a switching element which is connected between each sub pixel and a signal line, is made same as phase timing in which potential values of all auxiliary capacitance lines are same.例文帳に追加

各副絵素と信号線との間に接続されるスイッチング素子のゲートＯＦＦタイミングを、全ての補助容量配線における電位が等しくなる位相タイミングに一致させる。 - 特許庁

To prevent the reduction of manufacturing yield and reliability due to a fatal defect (line display defect) generated when a short circuit is generated between a gate and a drain (or source) of a transistor.例文帳に追加

トランジスタのゲートとドレイン（またはソース）間に短絡が生じた場合に致命欠陥（線表示欠陥）となることによる製造歩留および信頼性の低下を防止する。 - 特許庁

To provide the manufacturing method of an array substrate for displays for setting the width of an etching stopper 118 smaller than that of a gate line by back exposure, and for forming ΔL.例文帳に追加

裏面露光によってゲート線の幅よりもエッチングストッパ１１８の幅を小さくし、ΔＬを形成できる表示装置用アレイ基板の製造方法を提供する。 - 特許庁

On the side face of the control gate electrode 13 opposite to first floating gate electrode 14A and corresponding to the second active region 12B contiguous to the first active region 12A in the widthwise direction of gate, a second floating gate electrode 14B is formed through the tunnel insulation film, extending over the center line of the isolation region 11 to the first active region 12A side.例文帳に追加

また、制御ゲート電極１３における第１の活性領域１２Ａとゲート幅方向に隣接する第２の活性領域１２Ｂと対応し且つ第１の浮遊ゲート電極１４と反対側の側面には、トンネル絶縁膜を介在させた第２の浮遊ゲート電極１４Ｂが素子分離領域１１の中心線を越えて第１の活性領域１２Ａ側にまで延びるように形成されている。 - 特許庁

To provide a method of manufacturing a semiconductor device that can prevent buried gate oxidation caused by subsequent processing, can increase a contact area among a bit line contact, storage node contact and substrate, can reduce contact resistance, can reduce GIDL among the bit line contact, storage node contact and the buried gate, and can prevent a failure of a self-aligned contact.例文帳に追加

後続の工程に伴う埋め込みゲートの酸化を防止し、ビットラインコンタクト及びストレージノードコンタクトと基板との間のコンタクト面積を増加させ、コンタクト抵抗を低減し、ビットラインコンタクト及びストレージノードコンタクトと埋め込みゲートとの間のＧＩＤＬを低減し、自己整合コンタクト不良を防止することのできる半導体装置の製造方法を提供すること。 - 特許庁

And, storing capacities 15 corresponding to each adjacent dot D1, D2 between the adjacent data lines 7, 7 are composed of overlapping parts of capacity electrodes 13 and the other gate line 4 paired with the gate line 4 on the control side of the dot, and the storing capacities 15 are extending protrudingly from the dot side to the other adjacent dot side.例文帳に追加

そして、隣接するデータ線７、７間の隣接する各ドットＤ１、Ｄ２に対応する蓄積容量１５が、容量電極１３とそのドットの制御側のゲート線４と対になる他方のゲート線４との重なり部分からなり、その蓄積容量１５が当該ドット側から隣接する他方のドット側へはみ出すように延在している。 - 特許庁