「Gate Line」に関連した英語例文の一覧と使い方(35ページ目) - Weblio英語例文検索

The output section S is connected to a source (or a drain) of the FET: T22, and electrically connected to a data line D2 connected to the drain (or source) of the FET: T22 by controlling a level of a word line W2 connected to the gate of the FET: T22.例文帳に追加

前記出力部ＳはＦＥＴ：Ｔ２２のソース（又はドレイン）に接続しており、ＦＥＴ：Ｔ２２のゲートに接続するワード線Ｗ２の制御により、前記出力部ＳはＦＥＴ：Ｔ２２のドレイン（又はソース）に接続するデータ線Ｄ２と電気的に接続する。 - 特許庁

A resist film 115 is so formed as to cover at least a source electrode 109, a source wiring line 110, a pixel electrode 111, a drain electrode 112, a drain wiring line 113, a semiconductor film 107 and a protective film 108 and to further cover a gate insulating film 106 surrounding them.例文帳に追加

レジスト膜１１５は、ソース電極１０９、ソース配線１１０、画素電極１１１、ドレイン電極１１２、ドレイン配線１１３、半導体膜１０７及び保護膜１０８を少なくとも覆い、さらにその周囲のゲート絶縁膜１０６を覆うように形成する。 - 特許庁

Next, after a protective film is stacked and patterned to form a contact hole for exposing the drain electrode, an IZO is laminated on the protective film and patterned using the etchant having been used for the etching of the gate line and the data line, and thus a pixel electrode to be linked with the drain electrode is formed.例文帳に追加

次に、保護膜を積層しパターニングしてドレーン電極を露出する接触孔を形成した後、保護膜の上部にＩＺＯを積層し、ゲート線及びデータ線をエッチングした液でパターニングしてドレーン電極と連結される画素電極を形成する。 - 特許庁

A liquid crystal display panel 1 has a plurality of pixels P1 arrayed in a matrix form, and each of the pixels P1 comprises a TFT element 10, a gate line G, a data line D, liquid crystal elements 11A and 11B, and a capacity element 12B in an equivalent circuit.例文帳に追加

液晶表示パネル１は、複数の画素Ｐ１がマトリクス状に配列されたものであり、画素Ｐ１は、等価回路において、ＴＦＴ素子１０と、ゲート線Ｇと、データ線Ｄと、液晶素子１１Ａ，１１Ｂと容量素子１２Ｂとから構成されている。 - 特許庁

The Cu alloy film is used for a source electrode and/or drain electrode as well as a signal line and/or a gate electrode and a scan line of a thin film transistor of a display apparatus, and contains Ge by 0.1-0.5 atom%.例文帳に追加

表示装置における薄膜トランジスタの、ソース電極および／またはドレイン電極並びに信号線、および／または、ゲート電極および走査線に用いられるＣｕ合金膜であって、該Ｃｕ合金膜は、Ｇｅを０．１〜０．５原子％含有することを特徴とする。 - 特許庁

The changeover switches are turned ON/OFF to switch transmission of a drive signal and a video signal to be supplied from a gate line drive circuit 12 and a data line drive circuit 11 and transmission of optical signals to an X address detecting circuit 13 and a Y address detecting circuit 14.例文帳に追加

この切り替えスイッチのオン・オフによって、ゲート線駆動回路１２およびデータ線駆動回路１１から供給される駆動信号および映像信号の伝送と、Xアドレス検出回路１３およびYアドレス検出回路１４へ光信号の伝送を切り替える。 - 特許庁

In the driving method, by controlling the gate-source potential of the drive TFT 106 in the signal writing period by a differential amplifier 114, the potential of the current signal line 103 is made equal to the potential of the second feeder line 102 in the image display period.例文帳に追加

この駆動方法において、差動増幅器１１４により信号書込み期間に駆動ＴＦＴ１０６のゲートソース間電位を制御することにより、電流信号線１０３の電位を画像表示期間における第２の給電線１０２の電位と等しくする。 - 特許庁

The signal electric charges of each line (pixel line) in the imaging area made into multiple pixels are sorted to a plurality of the horizontal transfer registers and read, and the respective horizontal transfer registers are driven by a common gate driving pulse to simultaneously transfer a plurality of different lines of the signal charges.例文帳に追加

多画素化された撮像領域の各ライン（画素行）の信号電荷を複数の水平転送レジスタに振り分けて読み出し、各水平転送レジスタを共通のゲート駆動パルスで駆動することにより、異なる複数ラインの信号電荷を同時に転送する。 - 特許庁

This device comprises a memory cell unit including a memory cell transistor, comprising a layered structure of floating gates (5, 11) and control gates (14), and the selective gate transistor where one side (23) of a source/ drain diffusion layer region is connected to a bit line or a source line and the other side (24) is connected to the memory cell unit.例文帳に追加

浮遊ゲート(5,11)と制御ゲート(14)との積層構造を有するメモリセルトランジスタを含むメモリセルユニットと、ソース／ドレイン拡散層領域の一方(23)がビット線またはソース線に接続され、他方(24)がメモリセルユニットに接続された選択ゲートトランジスタとを具備する。 - 特許庁

A gate bus line 26 is provided for each column adjacently to each of pixel electrodes 24 arrayed in one direction of an arrow A, and a source bus line 27 is provided for each column adjacently to each of pixel electrodes 24 arrayed in the other direction of an arrow B crossing the direction of the arrow A.例文帳に追加

ゲートバスライン２６は、一方向Ａに整列した各絵素電極２４に隣接して各列毎に設けられ、ソースバスライン２７は、前記一方向Ａに交差する他方向Ｂに整列した各絵素電極２４に隣接して各列毎に設けられる。 - 特許庁

The transmissive unit includes a second transistor and a transparent electrode, the second transistor includes a gate electrode connected to a scan signal line, a source electrode connected to a second data signal line and a drain electrode connected to the transparent electrode and the second reflection electrode covers the second transistor.例文帳に追加

スルーユニットは第２トランジスタ及び透明電極を含み、第２トランジスタはスキャンシグナルラインに接続するゲート極、第２データシグナルラインに接続するソース極、及び透明電極に接続するドレイン極を含み、第２反射電極は第２トランジスタを覆う。 - 特許庁

When laser light irradiating parts 13 and 14 are set to exclude pixel electrode short circuit parts 10 and 12, as shown on the drawing, the part on a gate line 1 or a source line 3 where no pixel electrode 5 exist is not irradiated directly with laser light.例文帳に追加

図示のように、レーザー光照射部位１３および１４を、画素電極ショート部位１０および１２を避けて設定すると、ゲート配線１やソース配線３上の、画素電極５が存在しない部分に直接レーザー光が照射されることがない。 - 特許庁

Dual gate type TFTs 141, 142 grounded as static electricity breakdown prevention circuits are connected with external circuit connecting terminals 121-126 used for inputting external signals to scanning line driving circuit 104 and data line driving, circuit 101.例文帳に追加

走査線駆動回路１０４、データ線駆動回路１０１に外部からの信号を入力するために用いられる外部回路接続端子部１２１〜１２６には、静電気破壊防止回路として接地されたデュアルゲート型ＴＦＴ１４１、１４２が電気的に接続される。 - 特許庁

While at least one of a plurality of source signal lines is selected and the constant current is made to flow to the selected source signal line, the potential of the source signal line is output, and then the potential at the gate terminal of the driving transistor can be obtained.例文帳に追加

複数の前記ソース信号線１８から少なくとも１つのソース信号線を選択し、選択されたソース信号線に定電流を印加した状態で、ソース信号線の電位を出力することにより、駆動用トランジスタのゲート端子の電位を取得できる。 - 特許庁

A semiconductor memory device includes a bit line diffusion layer 11, a bit line insulating film 12, an ONO insulating film 4, a second gate electrode 6, a contact diffusion layer 13, an interlayer insulating film 9, a contact electrode 8, an ultraviolet-ray blocking film 22, and an ultraviolet-ray blocking film 21.例文帳に追加

半導体記憶装置は、ビット線拡散層１１と、ビット線絶縁膜１２と、ＯＮＯ絶縁膜４と、第２ゲート電極６と、コンタクト拡散層１３と、層間絶縁膜９と、コンタクト電極８と、紫外線遮光膜２２と、紫外線遮光膜２１とを備える。 - 特許庁

The connection control circuit 100 sets an interlock signal CE controlling a gate for connecting electrically a pair of bit line to a pair of data input/ output line to a H level or a L level in accordance with a sense amplifier activating signal ϕN and a column bank address and ϕCB.例文帳に追加

接続制御回路１００は、センスアンプ活性化信号φＮとコラムバンクアドレスφＣＢとに応じて、ビット線対とデータ入出力線対とを電気的に接続するためのゲートを制御するインターロック信号ＣＥをＨまたはＬレベルに設定する。 - 特許庁

For example, if a wire 30a and the storage capacity bus line batch electrode 36 short-circuit owing to static electricity, the wire 30a is cut by irradiating the circumference of the branch points 30c and 30d with laser light and the cut place is electrically separated from a gate bus line 30.例文帳に追加

例えば、静電気等により配線３０ａと蓄積容量バスライン一括電極３６とが短絡した場合は、分岐点３０ｃ，３０ｄの近傍にレーザを照射して配線３０ａを切断し、切断個所をゲートバスライン３０から電気的に分離する。 - 特許庁

The transistor T2 operates on/off according to a control signal applied to a scanning line WSn-k which is temporally preceding to the current line and preliminarily sets the gate of the drive transistor Td at a reference potential prior to sampling the video signal.例文帳に追加

このトランジスタＴ２は、当該行よりも時間的に先行する行の走査線ＷＳｎ−ｋに印加される制御信号によってオンオフ動作して、映像信号のサンプリングに先立ってドライブトランジスタＴｄのゲートをあらかじめ基準の電位に設定する。 - 特許庁

In the case of down-curled sheets, a gate 77 is set in a position indicated by a continuous line in the figure, and a conveyor belt 80 is rotated in the direction of an arrow indicated by the continuous line in the figure so that a first penetration shaft 83 abuts on the conveyor belt 80 with prescribed pressure.例文帳に追加

ダウンカールした用紙の場合には、ゲート７７を図中実線で示す位置にセットし、搬送ベルト８０を図中実線で示す矢印方向に回転させ、第一のペネトレーションシャフト８３を搬送ベルト８０に所定の押圧力で当接させる。 - 特許庁

The flow of bottles are stemed in line at a bottle gate position 83 positioned on the downstream side of a bottle feeding direction in the label attaching station 31 and the suspending-labels 4 and 4 stocked in the label stock portion 3 are attached to a plurality of the bottles 90 stemed in line.例文帳に追加

前記ラベル装着ステーション(31)に於ける瓶搬送方向の下流端に位置する瓶堰き止め位置(83)で搬送される瓶を一列状態で堰き止め、この一列に堰き止められた複数の瓶(90)に対して、ラベルストック部(3) にストックされた吊下げラベル(4)(4)を装着する。 - 特許庁

In a bit line driving circuit for an integrated circuit memory device, an auxiliary circuit is utilized to utilize a new scheme for precharging a bit line higher or lower than VCCA/2 in order to increase voltage between a gate and a source of a transistor comprising a sense amplifier circuit.例文帳に追加

集積回路メモリ装置のビットライン駆動回路では、感知増幅回路を構成するトランジスタのゲート・ソース間の電圧を上昇させるために、補助回路を利用して、ビットラインをＶＣＣＡ／２より高いか、または低くプリチャージする新たなスキームを利用する。 - 特許庁

The liquid crystal display device includes gate lines 21 and data lines 60 defining pixel regions by a crossing structure, a pixel electrode 100 formed in the pixel region and having a diagonal side formed adjacent to a crossing portion of the gate line and the data line, and a light blocking pattern 23 preventing light leakage and formed parallel to the diagonal side of the pixel electrode.例文帳に追加

交差構造で画素領域を定義するゲートライン２１及びデータライン６０と、前記画素領域に形成され、前記ゲートライン及び前記データラインの交差部と隣接する一辺が傾斜して形成された画素電極１００と、前記画素電極の傾斜した一辺と並んで形成されて光漏れを遮蔽する光遮蔽パターン２３とを含む液晶表示装置及びその製造方法。 - 特許庁

When, on the other hand, the applied voltage to the power source line 325 drops, the circuit applies the voltage held in the capacitor element 61 to a gate of the switching element 63 to turn on the gate, thereby holding the data line 12 and the counter electrode at the same potential.例文帳に追加

このうち制御回路６５は、電源線３２５への印加電圧が電源の高位側電圧Ｖddであるときに当該高位側電圧Ｖddに応じた電圧を容量素子６１に保持させる一方、この電源線３２５への印加電圧が低下すると、容量素子６１に保持された電圧をスイッチング素子６３のゲートに印加してオン状態とすることによりデータ線１２と対向電極とを同電位とする。 - 特許庁

A memory string MS includes a memory columnar semiconductor layer 36, a charge storage layer which includes a memory gate insulating layer 35 formed to surround a side surface of the memory columnar semiconductor layer 36, four-word line conductive layers 31a-31d formed to surround the memory gate insulating layer 35, and two protection layers 33a, 33b protecting upper parts of the word line conductive layers 30a-30d.例文帳に追加

メモリストリングＭＳは、メモリ柱状半導体層３６と、メモリ柱状半導体層３６の側面を取り囲むように形成された電荷蓄積層を含むメモリゲート絶縁層３５と、メモリゲート絶縁層３５を取り囲むように形成された４層のワード線導電層３１ａ〜３１ｄと、ワード線導電層３１ａ〜３１ｄの上部を保護する２層の保護層３３ａ、３３ｂとを備える。 - 特許庁

The electrooptical element wherein an electrooptical material is interposed between a pair of substrates disposed opposite to each other is provided with a gate line formed on one substrate, a plurality of auxiliary capacitance lines formed in the same layer as the gate line, separated from each other and formed by using a first metal thin film and collectively drawing lines separated from the plurality of auxiliary capacitance lines.例文帳に追加

電気光学素子では、対向配置された一対の基板間に電気光学材料が挟持されており、一方の基板上に形成されたゲート配線と、ゲート配線と同一層で形成され、互いに分離された第１の金属薄膜で形成された複数の補助容量配線と、複数の補助容量配線と互いに分離されている集合引出し配線とを備える。 - 特許庁

Since there is little change in image data between a pixel connected to any gate line and that connected to the adjacent gate line, if the image data before one horizontal scanning period is inverted in polarity and used as a pre-charge voltage for the next horizontal scanning period, the difference between the pre-charge voltage and the voltage for image data originally desired to be displayed is largely reduced.例文帳に追加

任意のゲートラインに連結された画素とその次の隣接したゲートラインに連結された画素の間にはその画像データの変化がほとんどないので、１水平走査期間前の画像データを極性反転して、その次の水平走査期間のプリチャージ電圧として使用すれば、プリチャージ電圧と元来表示しようとする画像データの間の差の大きく減少する。 - 特許庁

In this liquid crystal panel 300 of the present invention, an array substrate 100 formed with the gate line driving circuit 160 is bonded with a color filter substrate 200 to be opposed each other via a seal 350, and contact holes 217a, 217b of the gate line driving circuit are coated with an oriented film 270 extended from a display area DA.例文帳に追加

本発明に係る液晶表示パネル（３００）は、ゲート線駆動回路（１６０）が形成されたアレイ基板（１００）と、このアレイ基板とカラーフィルタ基板（２００）とが対向するようにシール（３５０）を介して貼り合せられており、前記ゲート線駆動回路のコンタクトホール（２１７ａ、２１７ｂ）は表示領域（ＤＡ）から延在された配向膜（２７０）で覆われていることを特徴とする。 - 特許庁

This MOSFET is provided with gate electrodes 12, the first interlayer insulating film 14 formed covering the gate electrodes 12, a bit line 16 formed on the first interlayer insulating film 14, the second interlayer insulating film 18 formed on the bit line 16, and the first interlayer insulating film 14 as well as a capacity element 20 formed on the second interlayer insulating film 18.例文帳に追加

ＭＯＳＦＥＴは、基板上１１に形成されたゲート電極１２と、ゲート電極を覆うように成膜された第１の層間絶縁膜１４と、第１の層間絶縁膜上に形成されてビッド線１６と、ビッド線上及び第１の層間絶縁膜上に成膜された第２の層間絶縁膜１８と、第２の層間絶縁膜上に形成された容量素子２０とを備えている。 - 特許庁

A first semiconductor layer 15 to which a gate electrode 20 of a TFT 10 is capacitively coupled via a gate insulating layer 66, and a second semiconductor layer 16 to which a holding capacity line 42 of a holding capacity Csc is capacitively coupled via the gate insulating layer 66, are mutually separated and the first semiconductor layer 15 and the second semiconductor layer 16 are connected by a metal wiring 40.例文帳に追加

ＴＦＴ１０のゲート電極２０がゲート絶縁層６６を介して容量結合した第１の半導体層１５と、保持容量Ｃｓｃの保持容量ライン４２がゲート絶縁層６６を介して容量結合した第２の半導体層１６と、を互いに分離する共に、第１の半導体層１５と第２の半導体層１６をメタル配線４０で接続した。 - 特許庁

The 'temple gate' scene in Kabuki, "Kinmon Gosan no Kiri (Sanmon Gosan no Kiri)" (The Temple Gate and the Paulownia Crest), is a famous scene in which he takes a flamboyant pose with a tobacco pipe in one hand and says, 'What a glorious view, what a glorious view, the scenery of spring is worth its weight in gold, how small that is, how small that is,' and he reads a poem as a part of his line in the temple gate scene, 'Although there maybe an end to ISHIKAWA and sand on the beach, there is no end to the seeds of robbers in this world (said to be his poem at his death)' as he is roasted to death in a cauldron. 例文帳に追加

歌舞伎『金門五山桐』（楼門五三桐）の「山門」の場で「絶景かな、絶景かな、春の眺めは値千金とは小せえ、ちいせえ」と煙管片手に見得を切り、楼門の場の科白で釜煎りにされながら詠む「石川や　浜の真砂は　尽きるとも　世に盗人の　種は尽きまじ（辞世の句とされている）」が有名である。 - Wikipedia日英京都関連文書対訳コーパス

When information is to be written on a memory cell 100 for example, only voltage on a word line 200 connected with a gate of the cell transistor 800 of the memory cell 100 is heightened, and at the same time, voltage on a BLC line 40 or on a BLT line 50 along a column containing the memory cell 100 for writing is selectively heightened to a plurality of mutually different levels.例文帳に追加

例えばメモリセル１００に情報を書き込む場合、このメモリセル１００のセルトランジスタ８００のゲートに接続されたワード線２００の電圧のみを上昇させると共に、その書込対象のメモリセル１００が属する列に沿ったＢＬＣ線４０またはＢＬＴ線５０の電圧を選択的に複数の異なるレベルへと上昇させる。 - 特許庁

This synchronizing burst mode power supply has a power converter converting a frequency of a power on an AC main line from a relatively low frequency into a high frequency, and a gate circuit which makes the power converter start the burst of an output pulse with a high frequency every time when an AC main line power supply is generated within a predetermined range and responds the AC main line power supply.例文帳に追加

水同期バーストモード電源は、ＡＣ本線を、比較的低い周波数から高い周波数へ変換する電力変換器と、ＡＣ本線電源が所定の範囲内で発生した場合に、毎回、電力変換器に高周波数で出力パルスのバーストを開始させる、ＡＣ本線電源に応答するゲート回路とを有する。 - 特許庁

Either of the TFT 171 or 172 is turned on, for example, when selecting a scanning line 112, voltages Vsl, Vsh in response to writing-in polarity are impressed to the common electrode 108 corresponding to the scanning line via a power supply lines 161, 162 and a turn-on state is continued by a parasitic capacitance of a gate electrode, even after finishing the selection of the scanning line.例文帳に追加

例えば、ある走査線１１２が選択されるとき、ＴＦＴ１７１、１７２のいずれかがオンして、書込極性に応じた電圧Ｖsl、Ｖshが当該走査線に対応するコモン電極１０８に給電線１６１、１６２を介して印加されるとともに、当該走査線の選択が終了した後でもゲート電極の寄生容量によってオンし続ける。 - 特許庁

The optical sensing element is formed in a region defined by the gate line, data line and read-out line, which contains a first electrode to which a bias voltage is applied that repeats a fixed level, a control electrode, and a second electrode that is electrically connected to the control electrode and outputs optical leakage current generated in response to extraneous light and the bias voltage.例文帳に追加

光感知素子は、ゲートライン、データライン及び読み出しラインによって定義される領域に形成され、一定レベルを反復するバイアス電圧が印加される第１電極と、制御電極と、制御電極に電気的に連結され、外部光とバイアス電圧に応答して生成される光漏洩電流を出力する第２電極を含む。 - 特許庁

To provide a molding method for improving a strength and reducing a curve by an increase in stiffness with a weld line (resin fusion part) and gate itself not appearing (disposing) on the line bisecting the longitudinal direction of the insulator, and with a discontinuous part shifted from a line bisecting a longitudinal direction of an insulator; and a mold structure.例文帳に追加

本発明はウェルドライン（樹脂融合部）やゲート自身を前記絶縁体の長手方向を２等分する線に現れる（配置する）ことがないようにし、不連続部を前記絶縁体の長手方向を２等分する線からずらすことで剛性アップによる強度向上と反りの低減を図る成型方法と金型構造を提供する。 - 特許庁

In a SRAM, a cut-off circuit 12a comprises a P channel MOS transistor 34 connected between a source of a N-channel MOS transistor 13a constituting a bit line load and one end of a bit line BL and an inverter 33 giving an inversion signal of a signal appearing at one end of a bit line B to a gate of the P-channel MOS transistor 34.例文帳に追加

ＳＲＡＭにおいて、遮断回路１２ａは、ビット線負荷を構成するＮチャネルＭＯＳトランジスタ１３ａのソースとビット線ＢＬの一方端との間に接続されたＰチャネルＭＯＳトランジスタ３４と、ビット線ＢＬの一方端に現われる信号の反転信号をＰチャネルＭＯＳトランジスタ３４のゲートに与えるインバータ３３とを含む。 - 特許庁

In the manufacture method of an array substrate for a liquid crystal display device, when the gate line and the data line are formed on the array substrate, metal material having high chemical corrosion resistance and low electrical resistance is used and, thereby, the process is simplified.例文帳に追加

本発明は液晶表示装置用アレイ基板の製造方法に係り、アレイ基板にゲート配線及びデータ配線を形成する時に、化学的に耐蝕性が強く、抵抗値が小さい金属物質を用いることによって、工程を単純化する方法に関するものである。 - 特許庁

The electrooptical device is provided with a pixel electrode 9a, a thin film transistor 30 subjecting the pixel electrode to switching control, a scanning line 3a supplying a scanning signal to a gate electrode 3g of the thin film transistor and a data line 6a supplying a picture signal to a source region of the thin film transistor on the substrate.例文帳に追加

基板上に、画素電極（９ａ）と、該画素電極をスイッチング制御する薄膜トランジスタ（３０）と、該薄膜トランジスタのゲート電極（３ｇ）に走査信号を供給する走査線（３ａ）と、薄膜トランジスタのソース領域に画像信号を供給するデータ線（６ａ）とを備える。 - 特許庁

The gate signal line 17b makes the EL element 15 emit light with luminance higher than the prescribed luminance for every block and makes the EL element 15 to be a prescribed luminance by controlling ON/OFF of the element with an ON/OFF signal which is applied by a lighting control line 1791 which is connected for every plural pixel rows.例文帳に追加

ゲート信号線１７ｂは複数の画素行ごとに接続した共通の点灯制御線１７９１より印加されたオンオフ信号によってブロックごとにＥＬ素子１５を所定輝度よりも高い輝度で発光させてオンオフ制御し、所定の表示輝度にする。 - 特許庁

To provide a method for driving a display panel capable of removing a chromatic difference, and a flicker or cross-talk phenomenon caused by a gate signal line delay and a polarity inversion control signal generated between lines by inverting a polarity while shifting a polarity control signal in each line.例文帳に追加

ライン毎に極性制御信号をシフトさせ、かつ、極性を反転させることにより、ライン間に発生するゲート信号ライン遅延及び極性反転制御信号によるライン間色度差及びフリッカー、及び、クロストークが除去できる表示パネルの駆動方法を提供する。 - 特許庁

A line sensor disposed on the surface of the substrate of the focus detecting part of an AF module is formed of a plurality of photo-diodes and a pixel signal-reading circuit for the line sensor, and an anti-blooming gate (ABG) for ejecting extra charges through switching control is provided near the photodiodes.例文帳に追加

ＡＦモジュールの焦点検出部の基板表面に配置されるラインセンサを、複数のフォトダイオードおよびラインセンサ用画素信号読み出し回路によって構成し、余剰電荷を切替制御によって排出するアンチブルーミングゲート（ＡＢＧ）をフォトダイオードの傍に設ける。 - 特許庁

The display device also includes, in the periphery of the active matrix circuit, a discharge pattern which intersects a gate line or a source line composing the active matrix circuit and the length of the discharge pattern is longer than the length of a pixel pitch of the active matrix circuit.例文帳に追加

また、本発明に係る表示装置は、アクティブマトリクス回路の周辺に、前記アクティブマトリクス回路を構成するゲイト線又はソース線と交わる放電パターンが形成され、前記放電パターンの長さは、前記アクティブマトリクス回路の画素ピッチよりも長いことを特徴とする。 - 特許庁

This substrate 100 for a matrix array device has inspection circuit parts 104 each disposed near an area formed with at least one of a gate line drive circuit part 102 and a signal line drive circuit part 103 over a nearly same length as one side of the drive circuit 102 or 103 or above.例文帳に追加

ゲート線駆動回路部１０２又は信号線駆動回路部１０３の少なくとも一方が形成された領域の近辺に、駆動回路部１０２又は１０３の一辺と略同一又はそれ以上の長さにわたって検査回路部１０４が形成されている。 - 特許庁

To form a passivation layer made of an organic insulating material, thereby to minimize a parasitic capacity generated due to overlapping of a pixel electrode on a gate line and a data line, to smoothly carry out a repair process when disconnection defect occurs, and to improve the production yield of the final product.例文帳に追加

画素電極がゲート配線及びデータ配線と重なることによって発生する寄生容量を最小化するために有機絶縁物質で構成された保護層を形成すると共に、断線不良発生時の修理工程を円滑に進行させ、最終製品の生産収率を向上させる。 - 特許庁

A gate electrode of each e-Fuse element 11 is connected to a data line 13 through a first selection transistor 12 to be used only at the programming and also being connected to a data line 15 through a second selection transistor 14 to be used at the programming and sensing.例文帳に追加

各ｅ−Ｆｕｓｅ素子１１のゲート電極は、プログラム時にだけ使用される第１の選択トランジスタ１２を介してデータ線１３に接続されるとともに、プログラム時とセンス時とで使用される第２の選択トランジスタ１４を介してデータ線１５に接続されている。 - 特許庁