「Gate Line」に関連した英語例文の一覧と使い方(39ページ目) - Weblio英語例文検索

An auxiliary capacitor CSC is composed of an active layer 42 of a TFT, a silicon thin film 43 as a common layer, an auxiliary capacitance line formed by patterning a 1st metallic layer 46 laminated across a gate insulating film 44.例文帳に追加

ＴＦＴの能動層４２と共通層であるシリコン薄膜４３とゲート絶縁膜４４を介して積層された第１金属層４６をパターン化した補助容量ラインとにより補助容量ＣＳＣを構成する。 - 特許庁

A drain and a gate of a PMOS transistor Q31 for a clamp used as a current source for charging a bit line are connected to the inverse input terminal of the operation amplifier OP, and a source is feedback-controlled by an output of the operation amplifier OP.例文帳に追加

オペアンプＯＰの反転入力端子には、ビット線充電用の電流源を兼ねたクランプ用ＰＭＯＳトランジスタＱ３１のドレインとゲートが接続され、ソースはオペアンプＯＰの出力により帰還制御される。 - 特許庁

A gate of the transistor group is connected to a gradation voltage selection data line to be inputted in a ROM decoder 9a and constituted so as to cut the penetration current to the transistor group and buffer B other than selected gradation.例文帳に追加

トランジスタ群のゲートは、ＲＯＭデコーダ９ａに入力される階調電圧選択データ線に接続され、選択する階調以外のトランジスタ群及びバッファＢへの貫通電流をカットできる構成としている。 - 特許庁

To provide the manufacturing method for a flash memory cell that can improve the operating speed of the cell by decreasing its contact resistance and the surface resistance of a select gate line, thus reducing its contact area and increasing its integration degree.例文帳に追加

接触抵抗及びセレクトゲートラインの面抵抗を減少させて素子の動作速度を向上させ、コンタクト面積を減少させて集積度を増加させることが可能なフラッシュメモリ素子の製造方法を提供する。 - 特許庁

The threshold of each drive transistor Tr_1 is corrected after the gate-source voltage V_gs of each drive transistor Tr_1 is raised more than the threshold voltage V_th of the drive transistor Tr_1 by using the voltage of the power supply line PSL.例文帳に追加

電源線ＰＳＬの電圧を利用して各駆動トランジスタＴｒ_1のゲート−ソース間電圧Ｖ_gsを駆動トランジスタＴｒ_1の閾値電圧Ｖ_thよりも大きくした上で、各駆動トランジスタＴｒ_1の閾値補正がなされる。 - 特許庁

The data wiring line is layered on the amorphous silicon layer 27a, formed of a metal, and connected to the channel layer 19 via a contact hole h1 formed in the gate insulating film 21 and in the interlayer insulating film 25.例文帳に追加

データ配線は、非晶質シリコン層２７ａに積層され、金属で形成され、ゲート絶縁膜２１及び層間絶縁膜２５に形成されたコンタクトホールｈ１を介してチャネル層１９に接続されている。 - 特許庁

Next, a gate insulating film, a semiconductor layer and a resistant contact layer are successively formed and thereafter a conductive film is laminated thereon and is patterned to form a data line having a source electrode, a drain electrode and an alignment key for color filters.例文帳に追加

次に、ゲート絶縁膜、半導体層、及び抵抗性接触層を順に形成した後、導電膜を積層しパターニングして、ソース電極を有するデータ線、ドレーン電極、及び色フィルター用整列キーを形成する。 - 特許庁

The gate 20 is arranged at a side downstream (at a X1 direction side) from an imaginary line L linking the rotation center of the conveying roller 11 and the rotation center of the separating roller 12 in a direction of the delivery of the information recording media 2.例文帳に追加

ゲート部２０は、搬送ローラ１１の回転中心と分離ローラ１２の回転中心とを結ぶ仮想線Ｌよりも情報記録媒体２の送出方向の下流側（Ｘ１方向側）に配置されている。 - 特許庁

A signal which is impressed on a reversed scanning line RSL is shifted to a range of voltage with which a discharging transistor Tr4 is to be driven by a second storage capacitor SC2 to be inputted to the gate of the discharging transistor Tr4.例文帳に追加

反転走査線ＲＳＬに印加された信号が第２保持容量ＳＣ２により放電用トランジスタＴｒ４が駆動する電圧の範囲にシフトされ放電用トランジスタＴｒ４のゲート電極に入力される。 - 特許庁

A second AND gate 19 outputs an "H" signal, when the data in the current frame and the previous frame in the current line are the same and also, when the data in the current frame and the previous frame in the first to the previous lines are the same.例文帳に追加

第２アンドゲート１９は、現ラインにおける現フレームと前フレームとのデータが同じであり且つ１ライン〜前ラインにおける現フレームと前フレームとのデータが同じである場合に、「Ｈ」の信号を出力する。 - 特許庁

Random selection according to the selection probability (2) and selection by a random target value on a controllability scale may be adopted (3) as well as selection by the probability of selecting the gate input signal line (1) as selection criteria.例文帳に追加

選択の基準としては、(１)ゲート入力信号線の選択確率による選択３１６の他に、(２)選択確率に従ったランダム選択、(３)可制御性尺度のランダム目標値による選択を採用してもよい。 - 特許庁

An access transistor provided between a storage node and a bit line is a P-channel MOS transistor composed of P-type impurity regions 202 and 204 formed within an N-type well 254 and a gate electrode 218.例文帳に追加

記憶ノードとビット線との間に設けられるアクセストランジスタは、Ｎ型ウェル２５４内に形成されるＰ型の不純物領域２０２，２０４およびゲート電極２１８で構成されるＰチャネルＭＯＳトランジスタからなる。 - 特許庁

Pixels 106_j1 to 106_jm connected to a gate line Gj perform write-in operation of a DA conversion value of pixel data of each pixel of the j-th row and drive a liquid crystal element at high speed, in an effective horizontal scanning period.例文帳に追加

ゲート線Ｇjに接続された画素１０６_j1〜１０６_ｊmは、有効水平走査期間においては、ｊ行目の各画素の画素データのＤＡ変換値の書き込み動作を行い、液晶素子を高速で駆動する。 - 特許庁

Either the potential level of binary potential values of a video signal which is given to a gate of a transistor for controlling current flowing to a light emitting element, and the potential level of a power line are made different from each other on a corresponding color basis.例文帳に追加

発光素子に流れる電流を制御するトランジスタのゲートに与えられるビデオ信号の２値の電位のうちのいずれか一方の電位の高さと、電源線の電位の高さとを、対応する色毎に異ならせる。 - 特許庁

Moreover, a load transistor 614 supplies a load current kept to be constant to the vertical signal line 501 or 502, since the gate voltage becomes constant by the constant holding voltage held in the holding capacitor 613.例文帳に追加

また、負荷トランジスタ６１４は、保持容量６１３に保持された一定の保持電圧によりそのゲート電圧が一定となるため、一定に維持された負荷電流を垂直信号線５０１または５０２に供給する。 - 特許庁

When a rated voltage or higher is applied to a signal line 80 connected from the output side of a control board, a reverse bias is applied between the gate and the source; and a current flow between the drain and the source is cut off.例文帳に追加

制御ボードの出力側から繋がる信号線８０に、定格以上の電圧が印加される場合、ゲート及びソース間に逆バイアスがかかり、ドレイン及びソース間の電流の流れが遮断される。 - 特許庁

The integrated driving chip 180 not only drives the gate driving circuit 140 and the line block selecting circuit 150, but also controls the overall drives of the liquid crystal display panel 110 to make the video be displayed.例文帳に追加

統合駆動チップ１８０は前記ゲート駆動回路１４０及びラインブロック選択回路１５０を駆動させるだけでなく、前記液晶表示パネル１１０の全般的な駆動を制御して映像をディスプレーさせる。 - 特許庁

To conquer the difficulty of mask production while enhancing resolution in the exposure of a gate line, or the like, of a severe dimensional rule when a desired pattern is obtained by projection mapping using a phase shift mask.例文帳に追加

位相シフトマスクを用いた投影写像によって所望パターンを得る場合において、寸法ルールの厳しいゲート線等の露光における解像性を高めることを可能にしつつ、そのマスク製造の困難さを克服する。 - 特許庁

The signal line driving circuit 2 has a shift register 22 for controlling the gate voltage of respective analog switches 21 and a differentiating circuit 23 connected to the respective output terminals of the shift register 22.例文帳に追加

信号線駆動回路２は、各信号線に接続されるアナログスイッチ２１と、各アナログスイッチ２１のゲート電圧を制御するシフトレジスタ２２と、シフトレジスタ２２の各出力端子に接続される微分回路２３とを有する。 - 特許庁

When the potential of the bit line is detected while performing the writing, whether the potential corresponding to the writing data is correctly applied to a floating gate or not can be checked without performing the writing verifying operation.例文帳に追加

書き込みを行いながらビット線の電位を検知することによって、書き込みベリファイ動作を行うことなく、書き込みデータに対応した電位がフローティングゲートに正常に与えられたかを確認することができる。 - 特許庁

In an active matrix substrate provided with a display region and the active matrix region, a switching transistor 24 is formed on a gate switching bus line 22 for driving the switching transistor 24 provided in the active matrix region.例文帳に追加

ディスプレイ領域およびアクティブマトリクス領域を備えるアクティブマトリクス基板において、アクティブマトリクス領域に設けられたスイッチングトランジスタ２４を駆動するゲートスイッチングバスライン２２上にスイッチングトランジスタ２４が形成されている。 - 特許庁

The first pixel portion is formed in a portion, sectioned by a data wiring line, of a region defined by adjacent 1st and 2nd gate wiring lines and adjacent 1st and 2nd source voltage wiring lines.例文帳に追加

第１画素部は、隣接する第１及び第２ゲート配線と隣接する第１及び第２電源電圧配線によって定義される領域のうち、データ配線によって区画される一部領域に形成される。 - 特許庁

Then, the transistor T_WS is turned on when the voltage of a signal line DTL is V_ofs2 before Vth begins to be corrected to lower the gate voltage V_g and source voltage V_s to the original voltages.例文帳に追加

その後、Ｖｔｈ補正を開始する前に、信号線ＤＴＬの電圧がＶ_ｏｆｓ２となっているときにトランジスタＴ_ＷＳをオンし、ゲート電圧Ｖ_ｇをおよびソース電圧Ｖ_ｓを元の電圧にまで下げる。 - 特許庁

A gate electrode 12 composed of an aluminum type metal which gets transparent on anodic oxidation, an auxiliary capacitance line 6 and the reflection layer 7 are simultaneously formed on a base insulating film 11 on a thin film transistor substrate 1.例文帳に追加

薄膜トランジスタ基板１上の下地絶縁膜１１上に、陽極酸化されると透明となるアルミニウム系金属からなるゲート電極１２、補助容量ライン６および反射層７を同時に形成する。 - 特許庁

The electro-optical device includes a TFT 30 including a scanning line 11a, a semiconductor film 1a arranged in a mutually different layer via an insulation film 12, and a gate electrode 3a overlapped on a channel region 1a'.例文帳に追加

電気光学装置は、走査線１１ａと絶縁膜１２を介して互いに異なる層に配置される半導体膜１ａと、チャネル領域１ａ'に重なるゲート電極３ａとを含むＴＦＴ３０を備える。 - 特許庁

One electrode of a capacitor the other electrode of which is connected to a gate electrode of a driving transistor is connected to a scanning line for through voltage absorption so as to cancel the through voltage.例文帳に追加

駆動トランジスタのゲート電極に、一方の電極が接続される容量の他方の電極を、突き抜け電圧をキャンセルするように、突き抜け電圧吸収用の走査線に接続した構成とするものである。 - 特許庁

When programming memory cells in a memory cell array built in the virtually grounded array structure, a controller 100 controls to program in parallel for two memory cells whose gate electrodes are connected to the same word line.例文帳に追加

仮想接地アレイ構造により構成されたメモリセルアレイ内のメモリセルをプログラムする際、制御部１００は、同一のワード線にゲート電極が接続された２つのメモリセルに並列にプログラムを行うように制御する。 - 特許庁

A dopant 120 is implanted, at the same time, into a polysilicon region 130 used for forming the gate electrode of an NMOS transistor and a source line 77 in the flash memory array region 90.例文帳に追加

ＮＭＯＳトランジスタのゲート電極を形成するために使用することになる多結晶シリコン領域１３０とフラッシュ・メモリ・アレイ領域９０内のソース線７７とに一緒に同時にドーパント１２０を打ち込む。 - 特許庁

When a scanning line SL becomes a high and a data transferring transistor Tr1 is turned on, a potential corresponding to the luminance data of an OLED (organic light emitting diode) 10 is set on the gate electrode of a driving transistor Tr2 and a storage capacitor SC1.例文帳に追加

走査線ＳＬがハイになりデータ転送用トランジスタＴｒ１がオンすると、駆動トランジスタＴｒ２のゲート電極および保持容量ＳＣ１にＯＬＥＤ１０の輝度データに対応した電位が設定される。 - 特許庁

In a Vth correction preparation period (T1 to T4), a transistor T_WS is turned on/off when the voltage of a signal line DTL is V_ofs1 to raise a gate voltage V_g and a source voltage V_s.例文帳に追加

Ｖｔｈ補正準備期間（Ｔ１〜Ｔ４）において、信号線ＤＴＬの電圧がＶ_ｏｆｓ１となっているときにトランジスタＴ_ＷＳをオン・オフし、ゲート電圧Ｖ_ｇおよびソース電圧Ｖ_ｓを上昇させる。 - 特許庁

A refreshing section 262 reduces the potential VWL of each word line WLBj to Vc with a fixed period Ts, at the same time, reduces a gate potential Vg of a PMOS transistor 252 in the monitor cell 250 with the prescribed depth (amplitude).例文帳に追加

リフレッシュ部２６２は、各ワード線ＷＬＢjの電位Ｖ_WLを一定周期ＴsでＶcまで立ち下げ、これと同時にモニタセル２５０におけるＰＭＯＳトランジスタ２５２のゲート電位Ｖgを所定の深さ（振幅）で立ち下げる。 - 特許庁

By the existence of the low dielectric constant insulation films 4a, 4b, 7, 9a and 9b, the increase of a parasitic capacitance, which is caused by the existence of the silicon nitride films 5 and 10 between the gate electrode 3, the bit line 8, and the contact plug 13, can be suppressed.例文帳に追加

低誘電率絶縁膜４ａ，４ｂ，７，９ａ，９ｂの存在により、ゲート電極３およびビット線８とコンタクトプラグ１３との間にシリコン窒化膜５および１０が存在することによる寄生容量の増加は抑えられる。 - 特許庁

A sampling transistor Tr1 takes in the prescribed potential from the signal line SL to apply it on a gate of the drive transistor Trd, and switches off the light emitting element EL to switch over from the light emitting period to the non-light emitting period.例文帳に追加

サンプリングトランジスタＴｒ１は、信号線ＳＬから所定電位を取り込んでドライブトランジスタＴｒｄのゲートに印加し、発光素子ＥＬを消灯して発光期間から非発光期間への切り換えを行う。 - 特許庁

A P type well region 601 is provided in a region sandwiched between impurity regions 511 and 512, and a charge line 402 is provided over the wall region 601 with a gate insulating film GX interposed.例文帳に追加

不純物領域５１１および５１２に挟まれた領域にＰ型のウエル領域６０１が設けられ、当該ウエル領域６０１上に、ゲート絶縁膜ＧＸを介してチャージライン４０２が設けられている。 - 特許庁

The protective circuit includes a protective transistor, which is coupled with the lines of the second boosting signal and the supply voltage and the output transistor, and when the transfer gate is closed, the protective transistor couples the line of the supply voltage with the output transistor.例文帳に追加

保護回路は、第２昇圧信号、供給電圧および出力トランジスタに結合される保護トランジスタも含み、トランスファ・ゲートが閉じている場合に、保護トランジスタは供給電圧を出力トランジスタに結合させる。 - 特許庁

Also, 00 signals in all digits are classified into several parts, and assigned to the input line of the AND gate which outputs the carry signal so that the number of OR gates which output the 00 signals can be reduced to about 1/1.44.例文帳に追加

又全ての桁の００信号を幾つかに分類し、これらを桁上信号を出力するＡＮＤゲートの入力線に割り当て、００信号を出す為のＯＲゲートの数を約１／１．４４程度にした。 - 特許庁

A cavity (C1, C2) is arranged in a parting line side of these metallic molds, and a pressurized overflow groove (6) communicating with this cavity (C2), is arranged at the apart position from a gate groove (13) in the cavity (C2) for forming a thick part.例文帳に追加

これらの金型のパーテイングライン側にキャビテイ（Ｃ１、Ｃ２）を設け、厚肉部を成形するためのキャビテイ（Ｃ２）の、ゲート溝（１３）から遠い部位に、このキャビテイ（Ｃ２）に連通した加圧オーバーフロー溝（６）を設ける。 - 特許庁

In this manner, by utilizing the boundary of the gate trench 104, the source/drain regions at the side of a bit line composed of the high-concentration p-type diffusion layer 108 and the high-concentration n-type diffusion layer 109 are formed in a self-alignment manner.例文帳に追加

このように、ゲートトレンチ１０４の境界を利用して、高濃度Ｐ型拡散層１０８及び高濃度Ｎ型拡散層１０９で構成されたビット線側のソース／ドレイン領域をセルフアラインにより形成する。 - 特許庁

The upper sidewall 42 of the recessed handle part is substantially horizontal when a gate plate 3 vertically stands up, while the far wall 41 is formed to incline downward and outward by the inclination angle of θ1 with respect to the vertical line.例文帳に追加

そして、あおり板３の垂直起立時において、凹状持ち手部の上側壁４２はほぼ水平であるのに対し、奧壁４１は鉛直線に対し傾斜角θ１だけ外下がりに傾斜するように設けられている。 - 特許庁

In P-channel TFTs and n-channel TFTs forming an output amplifier for applying a pulse to a gate line in a vertical scanning circuit, the output capability of the P-channel TFTs is reduced to 50% of that of the n-channel TFTs or less.例文帳に追加

垂直走査回路でのゲート線に印加するパルスの出力アンプを形成するPチャネルTFTとｎチャネルTFTで、前記PチャネルTFTの出力能力を前記ｎチャネルTFTの出力能力の５０％以下にする。 - 特許庁

Each sub-control gate line SCG is connected commonly to first and second control gates 106A, 106B being adjacent in the row direction B out of two twin memory cells 100 of each row being adjacent in the row direction B.例文帳に追加

各サブコントロールゲート線ＳＣＧは、行方向Ｂで隣合う各行の２つのツインメモリセル１００のうち、行方向Ｂで隣接する第１，第２のコントロールゲート１０６Ａ，１０６Ｂにそれぞれ共通接続される。 - 特許庁

The integrated drive chip 180 not only drives the gate drive circuit 140 and the line-block selection circuit 150, but controls the overall drives of the liquid crystal display panel 110 to display video.例文帳に追加

統合駆動チップ１８０は前記ゲート駆動回路１４０及びラインブロック選択回路１５０を駆動させるだけでなく、前記液晶表示パネル１１０の全般的な駆動を制御して映像をディスプレーさせる。 - 特許庁

An image signal input into a pixel from a source signal line is applied as desired potential to a gate of a diode-connected transistor by diode-connecting a transistor for supplying a current to a display element.例文帳に追加

ソース信号線より画素に入力される映像信号は、表示素子に電流を供給するためのトランジスタをダイオード接続とし、当該ダイオード接続されたトランジスタのゲートに所望の電位が印加される。 - 特許庁

Thereby, no transmission gate such as the column decoder is used in the charging path to the bit line from the reading circuit, no adverse effect due to the substrate bias effect is received and a low power supply voltage operation is made possible.例文帳に追加

これにより、読み出し回路からビット線への充電経路にカラムデコーダ等のトランスミッションゲートを用いることが無いため、基板バイアス効果の影響を受けること無く、低電源電圧動作を可能にすることができる。 - 特許庁

An external circuit substrate is made to be constitution of only one sheet of a PCB(printed circuit board) 600 for driving signal lines by integrally forming the gate line driving circuits 150 on the array substrate 100 of a liquid crystal panel 10.例文帳に追加

ゲート線駆動回路１５０を液晶パネル１０のアレイ基板１００上に一体に形成したことにより、外部回路基板は、信号線駆動用のＰＣＢ基板６００の１枚のみの構成としている。 - 特許庁