「Gate Line」に関連した英語例文の一覧と使い方(41ページ目) - Weblio英語例文検索

A pin-point gate 38 is provided on the line that is positioned on the lower side of an inner lead 55 and connects approximately the centers of the opposed sides of a semiconductor device 50, on a bottom surface of a cavity 61 confronted to a lower surface of an island 52.例文帳に追加

アイランド５２の下面に対向するキャビティ６１の底面のうち、前記インナーリード５５の下方側に位置し、かつ、半導体装置５０の対向する辺の略中央を結ぶ線上に、ピンポイントゲート３８を設けてある。 - 特許庁

Similarly, a source 42SB and a gate 44B of the active layer 42 are connected to a second power supply line 102 on the other N-channel type thin film transistor TRB, and its drain 42D is connected to one end of a resistor element 45B.例文帳に追加

同様に、他方のＮチャネル型薄膜トランジスタＴＲＢでは、能動層４２のソース４２ＳＢとゲート４４Ｂが第２の電源線１０２に接続されており、そのドレイン４２Ｄは抵抗素子４５Ｂの一方の端に接続されている。 - 特許庁

A gate of a short circuit MOSFET N2 of each memory cell block MCB0 is connected to corresponding block selecting signal line SC0,... for short circuit MOS.例文帳に追加

これらのＮ２を、ローカルソース線つまり各セルユニットを構成するｍ−１個のメモリセルの共通ソース領域と対応するドレイン側選択ＭＯＳＦＥＴのソース領域との間を電気的に分離するための分離領域を利用して形成する。 - 特許庁

Conversely, the potential level on the high-potential side provided to the gate and the potential level of the power line are changed on the basis of a corresponding color of the light emitting element when the transistor which controls current supplied to the light emitting element is an n-channel type.例文帳に追加

逆に発光素子への電流の供給を制御するトランジスタがｎチャネル型の場合、ゲートに与えられる高電位側の電位の高さと、前記電源線の電位の高さとを、対応する発光素子の色毎に変える。 - 特許庁

In the gate line driving circuit including many stages of shift registers capable of bi-directional shifting, a start pulse SP is input to a unit shift register SR_1 in the first stage and a unit shift register SR_n in the last stage out of many stages of shift registers.例文帳に追加

双方向シフトが可能な多段のシフトレジスタを備えるゲート線駆動回路において、多段のシフトレジスタの最前段の単位シフトレジスタＳＲ_1と、最後段の単位シフトレジスタＳＲ_nにはスタートパルスＳＰが入力される。 - 特許庁

Concretely, the potential level on the low-potential side provided to the gate and the potential level of the power line are changed on the basis of a corresponding color of the light emitting element when a transistor which controls current supplied to the light emitting element is a p-channel type.例文帳に追加

具体的には、発光素子への電流の供給を制御するトランジスタがｐチャネル型の場合、ゲートに与えられる低電位側の電位の高さと、前記電源線の電位の高さとを、対応する発光素子の色毎に変える。 - 特許庁

When reading out a signal of a vertical output line, a voltage of VRESL1 is supplied to a gate of a reset transistor 6 and when transferring a signal charge stored in a photodiode 2 to an FD 4, a potential of VRESL2 (>VRESL1) is supplied.例文帳に追加

リセットトランジスタ６のゲートに、垂直出力線の信号を読み出す際にはＶＲＥＳＬ１の電圧を供給し、フォトダイオード２に蓄積された信号電荷をＦＤ４に転送する際にはＶＲＥＳＬ２（＞ＶＲＥＳＬ１）の電位を供給する。 - 特許庁

A leakage current compensation circuit 106 compensates a leakage current generated in an output node 137 of a shift register 100 when the gate line GL is selected, thus preventing erroneous operation from occurring by variations in an output signal.例文帳に追加

リーク電流補償回路１０６は、ゲート線ＧＬが選択状態であるときに、シフトレジスタ１００の出力ノード１３７に生じるリーク電流を補償して、出力信号の変動により誤動作が発生するのを防止する。 - 特許庁

When writing is made to one of the storage transistors, a high voltage is supplied to the source of the storage transistor via a source line, and a high voltage is also supplied to the gate of the storage transistor via the load transistor of the opposite-side inverter.例文帳に追加

一方の記憶トランジスタに書き込みを行うときは、ソース線を介して記憶トランジスタのソースに高電圧を供給するとともに、反対側のインバータの負荷トランジスタを介して記憶トランジスタのゲートに高電圧を供給する。 - 特許庁

Similarly, when a current is applied to the MOSFET 6, a transistor 39 is turned on and the potential of an output terminal of a driving circuit 11 is reduced to near the potential of the power supply line 3, thus, a gate driving signal SG2 is in a state of off-driving signal.例文帳に追加

同様に、ＭＯＳＦＥＴ６に電流が流れると、トランジスタ３９がオンして駆動回路１１の出力端子を電源線３の電位付近にまで引き下げるので、ゲート駆動信号ＳG2はオフ駆動の信号状態となる。 - 特許庁

As a mask for forming the lamination gate of a memory cell array is used to perform an SAS etching process, another mask for the SAS etching process is unwanted and a process margin in a bit line contact region can be ensured.例文帳に追加

メモリセルアレーの積層ゲートを形成するためのマスクを用いてＳＡＳエッチング工程を行うので、別途のＳＡＳエッチング工程用のマスクを必要とせず、ビットラインコンタクト領域における工程マージンを確保することができる。 - 特許庁

To provide a flash memory device capable of preventing a shallow erase phenomenon of an unselected memory cell block due to leakage current of pass gate by supplying a positive bias voltage to a global word line at the time of erasing operation.例文帳に追加

消去動作の際にグローバルワードラインにポジティブのバイアス電圧を供給することにより、パスゲートの漏れ電流による選択されていないメモリセルブロックのシャローイレーズ現象を防止することが可能なフラッシュメモリ装置を提供する。 - 特許庁

This clock gate circuit 22 supplies the clock signal CLK to the tag RAM 22 only when a cache line where a word to be read out is stored is changed or when a processor 14 detects a branch instruction.例文帳に追加

このクロックゲート回路２２により、読み出そうとするワードが格納されるべきキャッシュラインが移った場合、又は、プロセッサ１４において分岐命令が検出された場合にのみ、クロック信号ＣＬＫをタグＲＡＭ２２へ供給する。 - 特許庁

A voltage equivalent to the threshold value of a TFT is held in capacitor means, and when a video signal is input from a source signal line, the voltage held in the capacitor means is added and applied to a gate electrode of the TFT.例文帳に追加

容量手段に、ＴＦＴのしきい値に等しい電圧を保持しておき、映像信号をソース信号線から入力する際に、前記容量手段にて保持している電圧を上乗せしてＴＦＴのゲート電極に印加する。 - 特許庁

When the gate-line signal has entirely passed or partially passed, a circuit element causes the capacitor associated with the second sub-pixel electrode to transfer its charge to another capacitor, resulting in a reduction of the voltage level on the second sub-pixel electrode.例文帳に追加

ゲートライン信号が完全に或いは部分的に通過した時、回路素子は第２サブ画素電極と関連しているキャパシタの電荷をもう一つのキャパシタに移動することにより、第２サブ画素電極の電圧レベルを低下させる。 - 特許庁

As viewed to a normal line direction of a face of the transparent insulating substrate, the source electrode 10 is formed with a slit 18 extending from the opposite side of the source electrode 10 opposite to the drain electrode 8 to a region which is not overlapped on the gate electrode 2'.例文帳に追加

ソース電極１０には、透明絶縁基板面の法線方向に見て、ドレイン電極８に対向するソース電極１０の対向辺からゲート電極２’に重ならない領域まで延びるスリット１８が形成されている。 - 特許庁

A gate driver 5 and a source driver 7 drive the display device 1 by line inversion or dot inversion and perform running-after scanning for scanning a plurality of subframes constituting one frame by shifting by only the predetermined interval.例文帳に追加

ゲートドライバ５およびソースドライバ７は、表示装置１に対して行反転駆動またはドット反転駆動を行い、かつ、１つのフレームを構成する複数のサブフレームを所定のインターバルだけずらして走査する追いかけ走査を行う。 - 特許庁

The sender 25 sends out L-level signals or H-level signals to the power line 11 when an output signal from the AND gate 23 is at a level H or L, respectively.例文帳に追加

送出部２５はＡＮＤゲート２３の出力信号がＨレベルの場合にＬレベルの信号を電力線１１に送出し、ＡＮＤゲート２３の出力信号がＬレベルの場合にＨレベルの信号を電力線１１に送出する。 - 特許庁

The present invention is characterized in that when data wiring lines and thin film transistors are fabricated on an array substrate for the liquid crystal display device, an active layer is not exposed beyond the data wiring line and beyond the gate electrode.例文帳に追加

本発明は、液晶表示装置用アレイ基板にデータ配線と薄膜トランジスタを構成する時、アクティブ層がデータ配線の外側及びゲート電極の外側へと露出されないように構成することを特徴とする。 - 特許庁

Also, a via VS2 to be electrically connected to the third wiring M32 as the word line is directly connected to a contact plug CPS2 electrically connected to a gate wiring part GHA2 of an access transistor T2.例文帳に追加

また、アクセストランジスタＴ２のゲート配線部ＧＨＡ２に電気的に接続されるコンタクトプラグＣＰＳ２に対して、ワード線としての第３配線Ｍ３２に電気的に接続されることになるヴィアＶＳ２が直接接続されている。 - 特許庁

When the upper mold 2 is separated from the intermediate mold 3, high pressure air 25 is ejected from the air supply mechanism 19 through the pipe line 16, the space 24, and the gate 12 to the sealing resin 22 so that the package 23 is ejected from the intermediate mold 3.例文帳に追加

更に、上型２が中間型３から離れる際に、エア供給機構１９が管路１６，空間２４，ゲート１２を経由して封止樹脂２２に高圧のエア２５を噴射して、中間型３からパッケージ２３を突き出す。 - 特許庁

To save a memory capacity, to reduce a gate of an integrated circuit, and to relax a joining line of a joining portion between bands by inputting density data of each color in an image area having a preliminarily-determined size from a host device.例文帳に追加

予め定められた大きさの画像領域の各色の濃度データをホスト装置から入力することでメモリ容量の節約及び集積回路のゲート削減などをする一方で、各バンド間のつなぎ部分のつなぎスジを緩和する。 - 特許庁

In an active matrix type liquid crystal display, a switch element SW1 disposed in a pixel circuit or a sample holding circuit (switch element SW2) set up on an output part of a data line driver 200 are constituted with a CMOS transmission gate.例文帳に追加

アリティブマトリクス型液晶表示装置において、画素回路内に設けられるスイッチ素子ＳＷ１またはデータ線ドライバ２００の出力部に設けられるサンプル・ホールド回路（スイッチ素子ＳＷ２）をＣＭＯＳトランスミッションゲートで構成する。 - 特許庁

A transfer pulse ϕTG is input to the gate of a transfer transistor 302 in order to capture the potential ϕVn 313 of the vertical signal line 312 by a poststage S/H-CDS circuit at t3 and to transfer photoelectrons of a photodiode to the FD 306.例文帳に追加

次に、ｔ３で垂直信号線３１２の電位φVn３１３を後段のＳ／Ｈ・ＣＤＳ回路で取り込み、フォトダイオードの光電子をＦＤ３０６に転送するために、転送パルスφTGを転送トランジスタ３０２のゲートに入力する。 - 特許庁

To provide a method of removing external noise in the partial discharge signal of a power line which can take in and remove the external noise which does not exert a bad influence on the operation of a noise gate circuit, even if a partial discharge occurs from a joint.例文帳に追加

接続部から部分放電が生じても、ノイズゲート回路の動作に悪影響を与えない外部ノイズを取込んで除去することができる電力線路の部分放電信号中の外部ノイズの除去方法を提供する。 - 特許庁

Specifically, when the transistor controlling the supply of the current to the light emitting element is a p-channel type, the level of a lower potential supplied to the gate and the level of the potential of the power supply line are made different by colors of corresponding light emitting elements.例文帳に追加

具体的には、発光素子への電流の供給を制御するトランジスタがｐチャネル型の場合、ゲートに与えられる低電位側の電位の高さと、前記電源線の電位の高さとを、対応する発光素子の色毎に変える。 - 特許庁

A projecting area 20 consisting of a plurality of lines having the height for coming into slide-contact with the bottom surface of a main body case 1 is radially provided around a resin pouring gate 40 within a range not crossing over the central line in the direction orthogonal to the sliding direction.例文帳に追加

本体ケースの底面と摺接する高さを有する複数条から成る凸領域を、樹脂注入ゲートを中心として放射状に、摺動方向とは垂直な方向の中心線を越えない範囲で設ける。 - 特許庁

The automatic ticket gate 1bb for leaving which is installed in a two-latch transit station acquires transit ticket information on a ticket capable of leaving therefrom for transiting a line, and stores the acquired transit ticket information into a storage unit 12.例文帳に追加

２ラッチ乗継駅に設置されている出場用自動改札機１ｂｂは、線路の乗継のために出場することができるキップについて乗継券情報を取得し、取得した乗車券情報を記憶部１２に記憶する。 - 特許庁

When switches S2A, S2B and S1 are turned on at the time of data writing mode and a driving current I_EL flows from a data line DL to the TFT devices Q1B and Q1A, a gate voltage of each TFT device is held in capacitors CHB and CHA respectively.例文帳に追加

データ書込モード時にスイッチＳ２Ａ，Ｓ２Ｂ，Ｓ１がオンし、データ線ＤＬからＴＦＴ素子Ｑ１Ｂ，Ｑ１Ａに駆動電流Ｉ_ＥＬが流れると、各ＴＦＴ素子のゲート電圧がキャパシタＣＨＢ，ＣＨＡにそれぞれ保持される。 - 特許庁

Each of the first and second switch MOSFETs has a capacitor element for fixing a change in a drain voltage when a current is allowed to flow into the load capacitor of the first voltage line in the ON state between a gate and a drain.例文帳に追加

上記第１及び第２スイッチＭＯＳＦＥＴは、オン状態となって上記第１電圧線の負荷容量に電流を流すときのドレイン電圧の変化を一定にする容量素子をゲートとドレインとの間に有する。 - 特許庁

An amount Q0 of electric charges is precharged to pixels connected to a common gate line Vg1 for periods t_2, t_3 and photoelectric conversion and discharging are applied to the pixels for a period t_4 to decrease the amount of electric charges by a ΔQ.例文帳に追加

共通ゲート線Ｖｇ１に接続された画素については、期間ｔ_2〜ｔ_3において電荷量Ｑ０のプリチャージを行い、期間ｔ_4において光電変換及び放電を行うことにより、ΔＱだけ電荷量を低下させる。 - 特許庁

The 2nd switching element 312 also has three terminals; and a gate terminal among the three terminals is connected to a black select line 33 and other two terminals are respectively connected to the pixel electrode 314 and a common electrode 35.例文帳に追加

第２の切換素子３１２も３つの端子を有する薄膜トランジスタであり、３つの端子のうちのゲート端子は黒色選択線３３に接続し、他の２つの端子は画素電極３１４と共通電極３５にそれぞれ接続する。 - 特許庁

To provide an active matrix substrate which can improve the pixel opening rate of a lateral electric field type active matrix substrate and suppress display of a circular stain due to a pinhole formed in a passivation film on a gate line.例文帳に追加

横電界方式のアクティブマトリクス基板の画素開口率を向上し、かつゲート線上のパッシベーション膜に発生するピンホールに起因する円形状シミの表示を抑制することができるアクティブマトリクス基板を提供する。 - 特許庁

When the transistor controlling the supply of the current to the light emitting element is an n-channel type, on the other hand, the level of a higher potential supplied to the gate and the level of the potential of the power supply line are made different by colors of corresponding light emitting elements.例文帳に追加

逆に発光素子への電流の供給を制御するトランジスタがｎチャネル型の場合、ゲートに与えられる高電位側の電位の高さと、前記電源線の電位の高さとを、対応する発光素子の色毎に変える。 - 特許庁

To provide a liquid crystal drive circuit capable of being manufactured with an amorphous silicon technique or a polysilicon technique and supplying a luminance signal to a pixel element of a display device by providing a means for pre-charging a control electrode to a threshold level and the means for supplying a data signal to the line of the pixel elements through a transfer gate.例文帳に追加

本発明の目的は、アモルファスシリコン技術またはポリシリコン技術のいずれを使用しても製造できる、ディスプレイ装置の画素エレメントに輝度信号を供給する液晶駆動回路を提供することである。 - 特許庁

To provide a nonvolatile semiconductor memory and its fabricating method in which the upper surface of the control gate can be prevented from being exposed without using photoresist as a mask at the time of forming a self-aligned source line.例文帳に追加

自己整合型ソース線形成方法において、ソース線形成時のマスクとしてフォトレジストを使用せず、制御ゲートの上面の露出を防止することのできる不揮発性半導体記憶装置およびその製造方法を提供する。 - 特許庁

The gate voltage of the drive transistor is temporality reduced by applying the second driving voltage, and the drain-source voltage of the sampling transistor is reduced when the signal line has the threshold correction reference voltage, and accordingly, the leakage current is suppressed.例文帳に追加

第２の駆動電圧によって、駆動トランジスタのゲート電圧を一時的に下げ、信号線が閾値補正基準電圧となっているときの、サンプリングトランジスタのドレイン・ソース間電圧を小さくすることで、リーク電流を抑制する。 - 特許庁

Since the second gate electrode being separated at the time of machining the word line is a conductive sidewall SW formed on the side face of control lines CL1 and CL2 formed by patterning a conductive film, residue is not generated at the time of separation.例文帳に追加

ワード線加工時に分断する第２ゲート電極が、導電膜をパターンニングして出来た制御線ＣＬ１，ＣＬ２の側面に対し形成された導電線サイドウォールＳＷなので、その分断時に残差が発生しにくい。 - 特許庁

The system then extends a phase shifter used to form the gate, so that the phase shifter defines at least a portion of the end cap and thereby reduces line end shortening of the end cap due to optical effects.例文帳に追加

続いて、本システムは、ゲートを形成するために使用される移相器を拡張し、その結果、移相器は、エンドキャップの少なくとも１部分を定義し、それによって、光学効果が原因となるエンドキャップのラインエンド収縮を低減する。 - 特許庁

In a data writing period of an n+1-th row, the n+1-th gate line turns on the second semiconductor switch to supply electric power to the first pixel and second pixel, and to give a third voltage to the first pixel and second pixel.例文帳に追加

第n+1行のデータ書き込み期間内に、前記第n+1ゲートラインが前記第2半導体スイッチをオンにして、前記第1ピクセル及び前記第2ピクセルを通電させ、前記第1ピクセル及び前記第2ピクセルに第3電圧をもたらす。 - 特許庁

Even though no original buildings have survived the many fires since the temple was founded, the layout of the monastery from south to north-Nandaimon gate, Kondo, Lecture Hall, Dining Hall, in a straight line – and the scale of all of the buildings are just as they were in the Heian period. 例文帳に追加

何度かの火災を経て、東寺には創建当時の建物は残っていないが、南大門・金堂・講堂・食堂（じきどう）が南から北へ一直線に整然と並ぶ伽藍配置や、各建物の規模は平安時代のままである。 - Wikipedia日英京都関連文書対訳コーパス

In the garan layout of Osaka Prefecture's Shitenno-ji Temple, which was erected at the beginning of the seventh century, as well as an old garan (wakakusa garan）of Horyu-ji Temple (Ikaruga-dera Temple), a chumon (inner gate), a pagoda, a main hall and a lecture hall are placed on a straight line from south to north. 例文帳に追加

7世紀初頭に発願された大阪の四天王寺や奈良の法隆寺（斑鳩寺）の旧伽藍（若草伽藍）の伽藍配置は、中軸線上に中門・塔・金堂・講堂を南から北へ一直線に並べるものだった。 - Wikipedia日英京都関連文書対訳コーパス

When the signal line O6 is a negative voltage, the gate of the first N channel enhancement MOS transistor Qn 63 becomes a negative voltage, such that a substrate current does not flow and hardly becomes shallow and current consumption is reduced as well.例文帳に追加

ここで、信号線Ｏ６が負の電圧であるとき、第１のＮチャネル型エンハンスメントＭＯＳトランジスタＱｎ６３のゲートが負の電圧になることにより、基板電流が流れず基板電圧は浅くなりにくく消費電流も少ない。 - 特許庁

These control signals BBL1, BBL2 are connected to the back gate electrodes of NMOS transistors which exist in memory cells M1-M22 connected to a pair of bit line selected by corresponding column selection signals.例文帳に追加

これらの制御信号ＢＢＬ１、ＢＢＬ２は、対応する列選択信号により選択された一対のビット線に接続されたメモリセル内に存在するＮＭＯＳトランジスタ３０ｂ、３１ｂ、３２、３３のバックゲート電極に接続されるようにした。 - 特許庁

A voltage level in a gate-off voltage VGL applied to a pixel transistor through a scanning line is changed by a change quantity of voltage level in the common signal Vcom synchronously with polarity reversion of the common signal Vcom.例文帳に追加

コモン信号Ｖｃｏｍの極性反転に同期させて、走査ラインを介して画素トランジスタに印加されるゲートオフ電圧ＶＧＬにおける電圧レベルを、コモン信号Ｖｃｏｍにおける電圧レベルの変化量だけ変化させる。 - 特許庁