「Gate Line」に関連した英語例文の一覧と使い方(37ページ目) - Weblio英語例文検索

A gate line drive signal G outputted by a unit shift register SR is activated by supplying a clock signal CLKGi to a first output terminal OUT through a transistor Q1.例文帳に追加

単位シフトレジスタＳＲが出力するゲート線駆動信号Ｇは、第１出力端子ＯＵＴにトランジスタＱ１を通してクロック信号ＣＬＫＧｉを供給されることにより活性化される。 - 特許庁

Each gate electrode 7a, 7b, 8a, 8b of six MISFETs consisting the SRAM cell is extending therethrough in a line along the parallel direction (the direction of X) to the long side of the semiconductor chip.例文帳に追加

ＳＲＡＭセルを構成する６個のＭＩＳＦＥＴのそれぞれのゲート電極７ａ、７ｂ、８ａ、８ｂは、半導体チップの長辺と平行な方向（Ｘ方向）に沿って一列に延在している。 - 特許庁

Since the voltage setting is once applied to a word line having a large time constant and the level-varying read voltage is applied to the gate of the transistor N1 having a small time constant, the read can be speeded up.例文帳に追加

時定数の大きいワード線に一回のみ電圧の設定を行い、時定数の小さいトランジスタＮ１のゲートにレベルが変化する読み出し電圧を印加するので、読み出しの高速化が図れる。 - 特許庁

Upon writing a video signal voltage, the sampling transistor and the auxiliary switch element are conducted to input the video signal voltage applied to a signal line into the gate of the driving transistor.例文帳に追加

そして、映像信号電圧の書込のときは、サンプリングトランジスタ及び補助スイッチ素子を導通させて、信号線に与えられている映像信号電圧を駆動トランジスタのゲートに入力させる。 - 特許庁

The switching transistor Tr2 has its gate connected to a scan line WS, one of the drain and source connected to the source S of a drive transistor Trd, and the other connected to the common wiring CL.例文帳に追加

スイッチングトランジスタＴｒ２は、そのゲートが走査線ＷＳに接続し、ドレイン及びソースの一方がドライブトランジスタＴｒｄのソースＳに接続し、他方が共通配線ＣＬに接続している。 - 特許庁

When the inspection electrode 18 is moved to a position facing to the gate line 52 wherein cross short CS is generated by movement of the sensor 12, a high alternating voltage is induced in the inspection electrodes 18, 20.例文帳に追加

センサ１２の移動により検査電極１８がクロスショートＣＳが生じているゲートライン５２ａに対向する位置まで移動したとき、検査電極１８，２０に大きな交流電圧が誘起される。 - 特許庁

When a signal on a second scanning line SL20 becomes high, a third transistor Tr20 is turned on, luminance data are set on the gate electrode of a fourth transistor Tr21 and light emission is made by a second OLED20.例文帳に追加

第２の走査線ＳＬ２０の信号がハイになると第３のトランジスタＴｒ２０がオンされ、第４のトランジスタＴｒ２１のゲート電極に輝度データが設定され、第２のＯＬＥＤ２０が発光する。 - 特許庁

Furthermore, the TFT substrate 1 has a metal film 3b that is removed from over the gate line terminal 28 and is formed inside a pattern of the transparent conductive film 3a, over the transparent conductive film 3a.例文帳に追加

さらに、ＴＦＴアレイ基板１は、ゲート配線端子２８上では除去され、透明導電膜３ａ上において透明導電膜３ａのパターンの内側に形成された金属膜３ｂを有する。 - 特許庁

Next, an ITO film in an amorphous state at normal temperatures is stacked on the gate insulating film and a data line and a drain electrode are formed by patterning in a wet etching process that utilizes a photosensitive film pattern.例文帳に追加

次に、ゲート絶縁膜上に常温で非晶質状態のＩＴＯ膜を積層して感光膜パターンを利用した湿式エッチング工程でパターニングして、データ線及びドレイン電極を形成する。 - 特許庁

An electric charge generated by effective pixels S1-Sn constituting a photodiode 16 by making reflected light from a measuring object incident is transferred to a first straight line CCD 18 through a transfer gate part 17.例文帳に追加

測定対象からの反射光が入射してフォトダイオード１６を構成する有効画素Ｓ１〜Ｓｎで発生する電荷は、転送ゲート部１７を介して第１の直線ＣＣＤ１８に転送される。 - 特許庁

The BOX region 102 is prepared to near a perpendicular line Lc taken down from the center of a gate electrode 110, separates a drain region 109 and an extended drain region 103 from the p^-substrate 101.例文帳に追加

ＢＯＸ領域１０２は、ゲート電極１１０の中心から下ろした垂線Ｌｃ付近まで設けられており、ドレイン領域１０９および拡張ドレイン領域１０３をｐ^-基板１０１から分離する。 - 特許庁

Corresponding to the non-selection or selection of the memory cells, the bias voltage Vbs having a first and second levels is supplied through the bias supply line L2 to the gate terminal of the added second FET (P1).例文帳に追加

メモリセルの非選択及び選択に夫々対応して第１及び第２のレベルを有するバイアス電位Ｖｂｓを、バイアス供給線Ｌ２を介して第２の追加ＦＥＴ・Ｐ１のゲート端子に供給する。 - 特許庁

To prevent an electric leakage from an adjacent signal line 31-2, cut parts 81 and 82 are formed in the source electrodes 33 and gate electrode 11a of a TFT 7 connected to this pixel electrode 5-1.例文帳に追加

また、隣の信号線３１-2からの電気的リークを防止すべく、この画素電極５-1に接続するＴＦＴ７のソース電極３３及びゲート電極１１ａに切断部８１，８２を設ける。 - 特許庁

When the picture signal of scanning lines of one line or more is thinned from picture information to be impressed on plural vertical-direction signal lines, control signals GVE and GOFF of a horizontal-direction driving circuit (gate driver) are corrected.例文帳に追加

複数の垂直方向信号線に印加される画像情報から、１本以上の走査線の画像信号を間引くとき、水平方向駆動回路（ゲートドライバ）の制御信号ＧＶＥ、ＧＯＦＦを補正する。 - 特許庁

To provide a method for manufacturing a flash memory device capable of not only improving a word line resistance but also improving the quality of a dielectric film and a gate oxide film of a peripheral circuit region.例文帳に追加

ワードライン抵抗を改善させるだけでなく、誘電体膜及び周辺回路領域のゲート酸化膜の膜質を改善させることが可能なフラッシュメモリ素子の製造方法を提供すること。 - 特許庁

The second switching element 20 is turned off, and a first switching element 11 is turned on while a data voltage is supplied to a signal line 15, and the data voltage is added to a gate voltage of the driver element 12.例文帳に追加

つぎに、第２スイッチング素子２０をオフし、信号線１５にデータ電圧が供給されている状態で第１スイッチング素子１１をオンし、ドライバー素子１２のゲート電圧にデータ電圧を加算する。 - 特許庁

For a drive method of an electronic circuit, a unit circuit U includes a light-emitting element E which emits a light, in response to a current IEL supplied from a power supply line 17 and a drive transistor Tdr which controls the current IEL according to the voltage at the gate.例文帳に追加

単位回路Ｕは、給電線１７から供給される電流ＩELに応じて発光する発光素子Ｅと電流ＩELをゲートの電圧に応じて制御する駆動トランジスタＴdrとを含む。 - 特許庁

Transistors are formed so that the transistors possess jointly the diffused layer on one side of source and drain diffused layers 43 and gate electrodes are respectively formed into a word line continueing in one direction and the surfaces of the transistors are flattened with each BPSG film 51.例文帳に追加

ソース、ドレイン拡散層４３の一方を共有しゲート電極が一方向に連続するワード線となるようにトランジスタを形成し、その表面をＢＰＳＧ膜５１で平坦化する。 - 特許庁

For recording, a current is supplied to the address line connected to the transistor while a potential difference between the gate and the source or the drain of the transistor connected to the storage element is maintained at an operation threshold voltage or lower.例文帳に追加

記録は、記憶素子に接続されたトランジスタのゲートとソース又はドレイン間の電位差を動作しきい電圧以下に保ちながら、そのトランジスタに接続されたアドレス線に電流を流す。 - 特許庁

A select transistor 124 and the amplifying transistor 126 are longitudinally connected between a vertical signal line 112, and the driving power source and the gate of the amplifying transistor 126 are connected to the FD part 116.例文帳に追加

また、選択トランジスタ１２４と増幅トランジスタ１２６は、垂直信号線１１２と駆動電源との間に縦に接続され、増幅トランジスタ１２６のゲートがＦＤ部１１６が接続されている。 - 特許庁

The length L of an arbitrary cell length direction (lateral direction) of the gate pad part of the ECO cell is more than or equal to the total value of three times of the minimum line width of a first wiring layer and two times of the minimum separation distance.例文帳に追加

ＥＣＯセルのゲートパッド部の任意セル長方向（横方向）の長さＬは、第１配線層の最小線幅の３倍と最小離間距離の２倍との合計値以上である。 - 特許庁

As for a control procedure of the non-selection block at the data erasing operation of one or multiple blocks, a control gate line is used as a grounding potential first of all, and successively a transfer transistor of the non-selection block is turned OFF.例文帳に追加

１つ、もしくは複数ブロックのデータ消去動作時の非選択ブロックの制御手順について、まずコントロールゲート線を接地電位とし、続いて、非選択ブロックの転送トランジスタをオフする。 - 特許庁

In the semiconductor switch element, a drain terminal is connected commonly to one side of terminals of the magnetic resistance elements R22a, R22b, a source terminal is connected to ground, and a gate terminal is connected to a word line WL2.例文帳に追加

半導体スイッチ素子は、ドレイン端子が磁気抵抗素子Ｒ２２ａ、Ｒ２２ｂの一方の端子に共通に接続され、ソース端子が接地され、ゲート端子がワード線ＷＬ２に接続されている。 - 特許庁

Even when the signal of the selection line SL10 becomes low and the second transistor Tr11 is turned off, since the luminance data are held at the gate of the third transistor Tr12, the OLED10 maintains light emission.例文帳に追加

選択線ＳＬ１０の信号がローになって第２のトランジスタＴｒ１１がオフされても輝度データが第３のトランジスタＴｒ１２のゲートに保持されるのでＯＬＥＤ１０は発光を維持する。 - 特許庁

As a result, when it is needed to drive the first gate line immediately from a trigger signal of an ENAB mode, this device can cope with this case without applying the special processing and without affecting other signal lines.例文帳に追加

これによって、ＥＮＡＢモードのようなトリガ信号から直ちに第１番目のゲートラインを駆動する必要のある場合に、前記特別な処理や他の信号ラインに影響を与えることなく、対応できる。 - 特許庁

X level shift circuits (LS_1-LS_X) convert X voltages (VDD, VCC) each corresponding to each X bit into the drive voltages (VGH, VGL) for driving the selected gate line.例文帳に追加

Ｘ個のレベルシフト回路（ＬＳ＿１〜ＬＳ＿Ｘ）は、Ｘビットのそれぞれに対応するＸ個の電圧（ＶＤＤ、ＶＣＣ）を、選択ゲート線を駆動するための駆動電圧（ＶＧＨ、ＶＧＬ）に変換する。 - 特許庁

In the case, the rising of the voltage VQPW given to the bit line QPW-BL is made gentle by controlling the gate voltage (signal SET) of an n-channel MOS transistor Qn22.例文帳に追加

その際に、ｎチャネルＭＯＳトランジスタＱｎ２２のゲート電圧（信号ＳＥＴ）を制御して、ビット線ＱＰＷ−ＢＬに与えられる電圧ＶＱＰＷの立ち上がりがよりなだらかになるようにする。 - 特許庁

The data signal voltage on a signal line 102 via an (n) type MOS transistor 103 turned on by a gate scanning voltage is held on a voltage holding capacitor 106 and is supplied to an analog amplifier circuit 104-1.例文帳に追加

ゲート走査電圧でオンしたｎ型ＭＯＳトランジスタ１０３を介して信号線１０２上のデータ信号電圧を電圧保持容量１０６に保持してアナログアンプ回路１０４−１に供給する。 - 特許庁

To prevent a situation in which general vehicles line up in a common lane when an ETC (electronic toll collection) vehicle performs toll collection at a toll gate of a toll road having the ETC/general common lane.例文帳に追加

ＥＴＣ／一般の共通レーンを有する有料道路の料金所において、ＥＴＣ車両が料金収受を行うときに、その共通レーンに一般車両が並んでいるという状況を防ぐ。 - 特許庁

When a scanning line SL becomes high and a first transistor Tr1 is turned on to write luminance data, the luminance data of an organic light emitting diode OLED are set onto the gate electrode of a second transistor Tr2.例文帳に追加

輝度データの書込のため、走査線ＳＬがハイになり第１のトランジスタＴｒ１がオンすると、第２のトランジスタＴｒ２のゲート電極に有機発光ダイオードＯＬＥＤの輝度データが設定される。 - 特許庁

Current values of output currents Iouts are uniformized by compensating the variation in transistors T105-1 to T105-K by the inclination of the potential of the gate line 104.例文帳に追加

このゲート線Ｇ１０４の電位の傾きによってトランジスタＴ１０５−１〜Ｔ１０５−Ｋにおける特性ばらつきを補償することによって出力電流Ｉｏｕｔの電流値を均一にする。 - 特許庁

In this display device, when the signal of a selection line SL10 becomes high, a second transistor Tr11 is turned on and luminance data are set on the gate electrode of a third transistor Tr12 and an OLED (organic light emitting diode) 10 emits light.例文帳に追加

選択線ＳＬ１０の信号がハイになると第２のトランジスタＴｒ１１がオンされ、第３のトランジスタＴｒ１２のゲート電極に輝度データが設定され、ＯＬＥＤ１０が発光する。 - 特許庁

Display data DATA, a start pulse YST, a clock YCK, etc., are inputted from a controller to a display panel DP, and a gate line driving circuit GD outputs a serial output signal from a built-in shift register.例文帳に追加

コントローラから表示パネルＤＰに表示データＤＡＴＡ、スタートパルスＹＳＴ、クロックＹＣＫ等が与えられ、ゲート線駆動回路ＧＤが内蔵するシフトレジスタよりシリアルアウト信号を出力する。 - 特許庁

The temple layout of Yamada-dera Temple shows that the inner gate, the tower (assumed to be a five-storied pagoda), the kondo, and the lecture hall all lie straight on a central line from south to north, which is similar to the Shitenno-ji-style temple layout. 例文帳に追加

山田寺の伽藍配置は中門・塔（五重塔と推定）・金堂・講堂を伽藍の中軸線上に南から北へ一直線に並べるもので、四天王寺式伽藍配置と似る。 - Wikipedia日英京都関連文書対訳コーパス

1996: The station house was reformed in preparation for the opening of the subway's Tozai Line, whereby the entrance/exit gate area on the east side was renovated and the effective length of the platforms was extended from that for two-car trains to that for four-car trains, because it was scheduled that the use of four-car trains would soon start. 例文帳に追加

1996年（平成8年）地下鉄東西線開業に伴う駅改良工事、東改札口の改築と、列車4両化にあわせホームが有効長が2両から4両に延長される。 - Wikipedia日英京都関連文書対訳コーパス

In this case, the voltage control circuit 11 supplies a voltage different from the voltage level applied during the ordinary read operation to the word line connected to the control gate of the memory cell of the memory circuit 9.例文帳に追加

この際、電圧制御部１１が、メモリ部９のメモリセルの制御ゲートに接続されるワードラインに対し、通常の読み出し動作時に印加する電圧レベルとは異なる電圧を供給する。 - 特許庁

The solid state relay 20 includes a third connection line 28c connecting a connection point (d) between a capacitor C_0 and a resistor R_0 constituting the snubber circuit S to a gate terminal G of a triac TA.例文帳に追加

ソリッドステートリレー２０は、スナバ回路Ｓを構成するコンデンサＣ_０と抵抗Ｒ_０との接続点ｄと、トライアックＴＡのゲート端子Ｇとを接続する第３接続ライン２８ｃを備えている。 - 特許庁

An ion generating device 1 having a plurality of ion generating element 2 for generating a positive and a negative ions is installed on a gate shape support 9 provided so as to straddle a stage 11 of a transfer line 10.例文帳に追加

搬送ライン１０のステージ１１をまたぐようにして設けられた門型の支持体９に、正負イオンを発生する複数のイオン発生素子２を備えるイオン発生装置１を設ける。 - 特許庁

The pixels are impressed with a normal data voltage at least twice and with an impulsive data voltage at least once during one frame term, and the normal data voltage is sequentially impressed continuously along the gate line.例文帳に追加

画素は、１フレーム期間内に、正常データ電圧を少なくとも２回、インパルシブデータ電圧を少なくとも１回印加を受け、正常データ電圧はゲート線に沿って継続して順次に印加される。 - 特許庁

Distances between the contact electrode 29 and gate electrodes 16 and 18 can be made larger than when the contact electrode 29 is disposed having its center on the center line C of the active region 22.例文帳に追加

コンタクト電極２９をその中心が活性領域２２の中心線Ｃ上に位置するように配置した場合に比べ、コンタクト電極２９とゲート電極１６，１８との距離を大きくすることができる。 - 特許庁

Gate electrodes 5 and 6 are provided above and below the semiconductor thin film 4 across insulating films, connected to corresponding scanning limes 2, and the source S is connected to a corresponding signal line 3.例文帳に追加

ゲート電極５，６は半導体薄膜４に対し絶縁膜を介して上下に設けられ且つ対応する走査線２に接続される一方、ソースＳは対応する信号線３に接続されている。 - 特許庁

Furthermore, a selection transistor 124 and an amplification transistor 126 are cascaded between a vertical signal line 112 and the driving power source, and a gate of the amplification transistor 126 is connected to the FD unit 116.例文帳に追加

また、選択トランジスタ１２４と増幅トランジスタ１２６は、垂直信号線１１２と駆動電源との間に縦に接続され、増幅トランジスタ１２６のゲートがＦＤ部１１６が接続されている。 - 特許庁

An NMOS 16 is connected between an input terminal 13 and an internal node N1, and the gate of the NMOS 16 is connected to a power supply line 1 through a PMOS 18 normally set to be in an ON state.例文帳に追加

入力端子１３と内部ノードＮ１間にＮＭＯＳ１６が接続され、このＮＭＯＳ１６のゲートは、常時オン状態に設定されたＰＭＯＳ１８を介して電源線１４に接続されている。 - 特許庁

A cam 10 is rotated with the movement of a shift lever 18 during gear shift to cause an interrupting switch to be turned on/off, so that an interruption signal is supplied to an AND gate 28 via a line 26.例文帳に追加

ギア・シフト時のシフト・レバー１８の移動に応じてカム１０が回転し、それにより中断スイッチ２０がオン・オフされ、中断信号がライン２６を介してＡＮＤゲート２８に供給される。 - 特許庁

Variation in charge storage amount of a charge storage capacitor in a pixel is adjusted to restore an applied voltage to a liquid crystal element which drops after a gate line signal passes.例文帳に追加

上記課題を解決するために、ゲートライン信号が通過した後に降下する液晶素子への印加電圧を復旧するため、当該ピクセル中の電荷蓄積キャパシタの電荷蓄積量の変動を調整する。 - 特許庁