「Gate Line」に関連した英語例文の一覧と使い方(34ページ目) - Weblio英語例文検索

A video signal line 106HS is formed in a second wire layer L2, and a gate wire 312 of a driving transistor 121 is formed in a first wire layer L1, thereby arranging each wire in each layer.例文帳に追加

映像信号線１０６HSを第２配線層Ｌ２に形成し、駆動トランジスタ１２１のゲート配線３１２を第１配線層Ｌ１に形成することで、各配線を別レイヤに配置する。 - 特許庁

Different waveform voltages are applied in each row of the lines 14, so that the parasitic capacitance with respect to the gate line cancels the contributed portion of the changes in pixel potential in driving.例文帳に追加

駆動に際して、ゲートラインとの寄生容量が画素電位の変動に与える寄与分をうち消すように、補助容量ライン１４の各行で異なる波形の電圧を印加する。 - 特許庁

Here a line breaker 2A is forcedly opened, also an output of the gate signal to the inverter 5 is stopped, to forcedly stop the inverter, so as to prevent operation by a mistake.例文帳に追加

そしてこのときには、断流器２Ａを強制的に開放させ、またインバータ５へのゲート信号の出力を停止させてインバータを強制的に停止させ、誤って動作するのを防止する。 - 特許庁

A scanning line, a gate insulating layer, and a semiconductor layer are etched collectively, and a transparent resin is buried in the exposed side by exposing the back to light, thus reducing the island forming process of the semiconductor layer.例文帳に追加

走査線とゲート絶縁層及び半導体層を一括食刻し、露出した側面には裏面露光により透明樹脂を埋め込むことで半導体層の島化工程を削減する。 - 特許庁

A MOS transistor 12 is provided between a driving scanner 11 of a pixel selection signal line 15 and an image pickup pixel 14, and a scan pulse of the driving scanner 11 is supplied to its gate.例文帳に追加

画素選択信号線１５の駆動スキャナ１１と撮像画素１４との間には、ＭＯＳトランジスタ１２が設けられ、そのゲートには、駆動スキャナ１１の走査パルスが供給されている。 - 特許庁

Kashiwabara City Road Shigi Ogata Line: Take National Route 170 (old road), turn to the east at Ogata Minami Crossing (Kashiwabara City), go through the mountain pass of Mt. Takao (Osaka Prefecture) and near Shigisan Nodoka Mura to Shigisan gate. 例文帳に追加

柏原市道信貴大県線：国道170号（旧道）の大県南交差点（柏原市）を東へ、高尾山(大阪府)頂、信貴山のどか村付近を経て信貴山門付近に至る。 - Wikipedia日英京都関連文書対訳コーパス

The secondary molds 710, 720 use molds wherein the center line h1 of the gate 721 injecting the secondary molding resin R2 is formed in a position not crossing the inlet 100.例文帳に追加

二次成形用金型７１０，７２０は、二次成形用樹脂Ｒ２を射出するゲート７２１の中心線ｈ１がインレット１００と交わらない位置に形成されているものを用いる。 - 特許庁

Horikawa River runs on the other side of Horikawa-dori Street across from the square in front of Ote-mon Gate; even though it [the river] does not quite constitute Suguruwa [completely surrounding the castle with a moat or a wall], it might have been envisioned to provide the first line of defense. 例文帳に追加

大手門前の広場と堀川通を隔てて堀川が流れているが、総郭とまでは言えないものの第一防御線として想定されていた可能性はある。 - Wikipedia日英京都関連文書対訳コーパス

In the bus business office era, a Series 27 tram, which was used on the Horikawa line, was kept beside the front gate in a glass-walled room (currently, the tram is kept in an operational state at Umekoji Park). 例文帳に追加

バス営業所だった時代には、正門横に堀川線に使用されていた27号電車がガラス張りにして保存されていた（現在、同車は梅小路公園で動態保存されている）。 - Wikipedia日英京都関連文書対訳コーパス

The scanning line contains a narrow width section (3aa) serving as a gate electrode and confronting with a channel region (1a') and a wide width section (3ab) confronting with no channel region in the semiconductor layer.例文帳に追加

このうち走査線は、半導体層中のチャネル領域（１ａ´）に対向するゲート電極としての幅狭部（３ａａ）及び前記チャネル領域に対向しない幅広部（３ａｂ）を含む。 - 特許庁

A substrate 32 is oxidized and a polysilicon 44 is formed thereon, the polysilicon 44 is formed into a micro line with a normal gate processing, thereafter, a sidewall is formed as per a normal process.例文帳に追加

基板３２を酸化して、その上にポリシリコン４４を形成し、通常のゲート加工工程でポリシリコン４４を微細なラインとし、その後、通常の工程どおりにサイドウォール４６を形成する。 - 特許庁

To provide a side gate type injection molding mold for inhibiting generation of a weld line generated on a molded part made from a resin material which is loaded with a luminosity material, and for improving defective appearance.例文帳に追加

光輝材を添加した樹脂材料製の成形部品に発生するウエルドラインの発生を防止して外観不良を改善するためのサイドゲート式の射出成形金型を提供する。 - 特許庁

The potential of a gate line to which a correcting capacitive element of each pixel is connected is varied after a data signal is written to correct a pixel potential of each pixel by a feedthrough voltage ΔV.例文帳に追加

各画素の補正容量素子が接続されているゲート線の電位をデータ信号の書き込み後に変化させて、各画素の画素電位をフィードスルー電圧ΔＶ分だけ補正する。 - 特許庁

LEVEL SHIFTER CIRCUIT, METHOD FOR CONTROLLING VOLTAGE LEVEL OF CLOCK SIGNAL, AND INVERTED CLOCK SIGNAL FOR DRIVING GATE LINE OF ASG-THIN FILM TRANSISTOR LIQUID CRYSTAL DISPLAY PANEL例文帳に追加

ＡＳＧ薄膜トランジスタ型液晶表示装置パネルのゲートラインを駆動するクロック信号及び反転クロック信号電圧レベルを制御するレベルシフター回路及び電圧レベル制御方法 - 特許庁

A charge discharging switch SWD electrically connects the drain electrode of the drive transistor TRD to a reset control line RES controlling a potential on the gate electrode of the drive transistor in the precharge period.例文帳に追加

電荷放電スイッチＳＷＤは、プリチャージ期間に、駆動トランジスタＴＲＤのドレイン電極をそのゲート電極の電位を制御するためのリセット制御線ＲＥＳに導通させる。 - 特許庁

Furthermore, the semiconductor device 10 includes a first main electrode, connected to the third diffusion layer 2, a second main electrode connected to the semiconductor substrate 21 and a bus line 12 connected to both ends of the gate electrode.例文帳に追加

さらに、第３の拡散層２７と接続する第１主電極と、半導体基板２１と接続する第２主電極と、ゲート電極の両端に接続されるバスライン１２とを含む。 - 特許庁

Higashi-Ichijo-dori Street, which forms an extended line of Ichijo-dori Street across the Kamo-gawa River (Yodo-gawa River system), runs from Kawabata-dori Street in the west to the gate (Torii) of Yoshida-jinja Shrine in the east. 例文帳に追加

東一条通（ひがしいちじょうどおり）は鴨川(淀川水系)を挟んで一条通の延長線上にあり、西は川端通から東は吉田神社鳥居前まで。 - Wikipedia日英京都関連文書対訳コーパス

To generate an update screen for a regeneration screen, in a hot-line insertion and extraction device (USB memory) having a plug-and-show function in a wireless presentation system, and to allow transmission to a wireless gate way.例文帳に追加

ワイヤレス・プレゼンテーション・システムにおいてプラグ・アンド・ショー機能を有する活線挿抜装置（ＵＳＢメモリ）で、再生画面のための更新画面を生成し、ワイヤレスゲートウェイに送信可能とする。 - 特許庁

A charge generated in a photoelectric converting element by incident light is transferred to the signal line by a driving pulse applied by the gate driving device and it is read by the reader.例文帳に追加

入射光によって光電変換素子で発生した電荷は、ゲート駆動装置により印加される駆動パルスにより信号線に転送されて、読み出し装置で読み出される。 - 特許庁

Gate inputting is conducted while probes are contacted to all terminals in order to secure a turned on condition that is same as an actual operating condition and driving signals that are capable of line scanning can be inputted.例文帳に追加

ゲート入力は、実際の動作と同一の点灯状態を確保するため、全端子にプローブを接触させて行い、ラインスキャンが可能な駆動信号を入力できる。 - 特許庁

As a result, compressible stress and extensible stress are canceled out and any stress applied on the word-line or a gate oxide film is minimized, thereby keeping and even improving the electrical characteristics of a semiconductor device.例文帳に追加

そのようにして圧縮性ストレスと伸張性ストレスを相殺させ、ワードラインやゲート絶縁膜に作用するストレスを最小化させ、素子の電気的特性を維持し、ひいては向上させる。 - 特許庁

Thus, the gate potential of the driving transistor drops to thereby surely put the driving transistor in the non-conducting state, so that when the gate electrode of the driving transistor is electrically separated from a signal line to enter the floating state, current leakage of the driving transistor can be restrained.例文帳に追加

これにより、駆動トランジスタのゲート電位が下がることによって当該駆動トランジスタが確実に非導通状態となるために、駆動トランジスタのゲート電極が信号線から電気的に切り離され、フローティング状態になったときに、駆動トランジスタの電流リークの発生を抑えることができる。 - 特許庁

The method includes a step (S1) of dividing gate signals line into a plurality of groups having the same interval and a step (S2) of repeatedly inverting a polarity of each frame according to activation of gate signal lines of each group in response to the shift polarity inversion control signal.例文帳に追加

ゲート信号ラインを各々同じ間隔を有する複数のグループに区分するステップ（Ｓ１）と、シフト極性反転制御信号に応答した各グループのゲート信号ラインの活性化に従って各フレームの極性を反転させる処理過程を繰返し実施するステップ（Ｓ２）とを有する。 - 特許庁

A memory string MS includes: a U-shaped semiconductor layer 35 including a pair of columnar sections 35a; a memory gate insulating layer 34 formed while surrounding the side of the columnar section 35a; and word line conductive layers 32a-32d formed while surrounding the memory gate insulating layer 34.例文帳に追加

メモリストリングＭＳは、柱状部３５ａを有するＵ字状半導体層３５と、柱状部３５ａの側面を取り囲むように形成されたメモリゲート絶縁層３４と、メモリゲート絶縁層３４を取り囲むように形成されたワード線導電層３２ａ〜３２ｄとを備える。 - 特許庁

A plurality of silicon nanowires 11 having a gate insulating film 12 on a side are separated in parallel one another for arrangement, and a gate electrode 13 is provided so that the plurality of silicon nano wires 11 can be buried around the silicon nanowires 11, thus obtaining the integrated quantum thin-line transistor having a columnar structure.例文帳に追加

側面にゲート絶縁膜１２を有する複数のシリコンナノワイヤー１１を互いに平行にかつ互いに分離して配置し、これらのシリコンナノワイヤー１１の周囲にそれらを埋め込むようにゲート電極１３を設けることにより柱状構造の集積型量子細線トランジスタを得る。 - 特許庁

A D/A converting circuit has gate lines 8 and diffusion layers 9 which are arranged in a lattice shape and when an arbitrary MOS transistor Q1 arranged at an intersection of a gate line 8 and a diffusion layer 9 turns on, diffusion layers 9 on the right and left sides of the position of the above MOS transistor Q1 conduct through the MOS transistor Q1.例文帳に追加

Ｄ／Ａ変換回路は、格子状に配置されるゲート線８と拡散層９を有し、ゲート線８と拡散層９の交差位置に配置された任意のＭＯＳトランジスタＱ１がオンすると、その場所の左右にある拡散層９がＭＯＳトランジスタＱ１を介して導通する。 - 特許庁

The source electrode includes an adhesive part formed separately from the gate electrode and connected to the bit line, a moving part formed to extend from the adhesive part and separately from the gate electrode, and a source electrode having a projected part extended from the moving part and constituted of dimples of the moving part.例文帳に追加

ソース電極は、ゲート電極から離隔して形成されビットラインそれぞれに接続した付着部、該付着部から延びて形成されゲート電極から離隔して形成された移動部、及び、該移動部から延びており該移動部のディンプルにより形成された突起部を有するソース電極と、を備える。 - 特許庁

Since the gate and the body region of the DTMOS for controlling data input output are connected to a word line 16, even when a gate voltage of the DTMOS is low at data input output, the drain current is increased more than that of a conventional semiconductor device to deliver data at a higher speed.例文帳に追加

データの入出力を制御するＤＴＭＯＳのゲートとボディ領域とがワード線１６に接続されているため、データの入出力の際に、ＤＴＭＯＳのゲート電圧が低い場合でも、従来の半導体装置に比べドレイン電流値が増加し、データ伝達をより高速化できる。 - 特許庁

Meanwhile, the select gate voltage VSG (which is obtained by adding the bias voltage of a cell source line SRC to the select gate voltage VSG when reading the positive threshold cell)is finally applied to the selection transistors SGTD, SGTS when reading the negative threshold cell, for example.例文帳に追加

一方、負の閾値セルの読み出し時には、最終的に、選択トランジスタＳＧＴＤ，ＳＧＴＳに５Ｖ程度のセレクトゲート電圧（正の閾値セルの読み出し時のセレクトゲート電圧ＶＳＧにセルソース線ＳＲＣのバイアス分の電圧を加えた電圧）ＶＳＧが印加されるようにする。 - 特許庁

In the semiconductor device, a switch NMOS transistor NM2 has its drain and source connected between the gate and source of the output NMOS transistor NM1 supplying an output current to a load 12, and also has its gate connected to an internal ground wire line GW connected to a ground terminal GND.例文帳に追加

スイッチ用のＮＭＯＳトランジスタＮＭ２は、負荷１２に出力電流を供給する出力用のＮＭＯＳトランジスタＮＭ１のゲートおよびソース間にそれぞれドレインおよびソースを接続すると共に、接地端子ＧＮＤに接続される内部接地配線ＧＷにゲートを接続する。 - 特許庁

At the same time, after an internal p re-charge signal PRE is delayed by an internal timer 13 by the prescribed time tPR through a NAND gate 12, an internal active signal ACTV is outputted from a NAND gate 74, and an activating signal WL of a word line is set from a control circuit 200.例文帳に追加

同時に、内部プリチャージ信号ＰＲＥはＮＡＮＤゲート１２を介して内部タイマ１３により所定遅延時間ｔＰＲの後、ＮＡＮＤゲート７４からローレベルの内部アクティブ信号ＡＣＴＶを出力して、制御回路２００からワード線の活性化信号ＷＬをセットする。 - 特許庁

The optical gate part 3 has a function of compressing the intensity distribution of the input light for a binary level and the optical gate part 3 is so set that an optical identification threshold with respect to the input optical communication signal nearly agrees with the separation border line of the compression of the intensity distribution.例文帳に追加

光ゲート部３は、入力光の強度分布を二値のレベルに対して圧縮する機能を有し、光ゲート部３において、入力光通信信号に対する最適識別閾値と強度分布の圧縮の分離境界線とがほぼ一致するように設定する。 - 特許庁

A membrane thickness of an inter-gate line or inter-emitter layer insulation layer is thinner at a tip of as gate opening end and increases in proportion to a distance from the opening end according as the insulation layer becomes more distant from the opening end, and is formed to have approximately the same height as that of the emitter in the area other than just above the emitter.例文帳に追加

ゲートラインもしくはゲート−エミッタ層間絶縁層の膜厚が、ゲート開口端では小さく、開口端から離れるに従って開口端からの距離に比例して増加し、エミッタ直上以外の領域においてはエミッタ高さ程度であるように形成する。 - 特許庁

In the inverter circuit comprising seven Tr's and three C's, capacitive elements C_1, C_3 are connected between a gate and a source of transistors Tr_5, Tr_2 on a side of a high voltage line L_H, and capacitive elements C_1, C_2 are connected between the gate of the transistor Tr_5 and an input terminal IN in series.例文帳に追加

７Ｔｒ３Ｃで構成されるインバータ回路において、高電圧線Ｌ_H側のトランジスタＴｒ_5，Ｔｒ_2のゲート−ソース間に容量素子Ｃ_1，Ｃ_3が接続され、トランジスタＴｒ_5のゲートと入力端子ＩＮとの間に容量素子Ｃ_1，Ｃ_2が直列挿入されている。 - 特許庁

A reliable thin film transistor can be attained by bending a gate electrode from a line connecting two points where the end of a semiconductor film and the gate electrode intersect toward the direction perpendicular thereto thereby increasing the dissipation of heat from a channel part and suppressing the temperature rise.例文帳に追加

半導体膜の端部とゲート電極が交差する２点を結ぶ直線上からその垂直方向に向かってゲート電極を屈曲させることにより、チャネル部からの放熱を大きくして温度上昇を抑制し、信頼性に優れた薄膜トランジスタが得られる。 - 特許庁

A plurality of choke coils L1, L2 and L3, L4 whose self-resonance frequencies differ with each other are respectively connected to a gate and a drain of an FET Q to which a high frequency transmission line 1 is connected, and a gate bias circuit and a drain bias circuit are connected to tips of the respective series circuits.例文帳に追加

ＦＥＴ Ｑを接続した高周波伝送線路１のゲート側及びドレイン側に、自己共振周波数の異なる複数個のチョークコイルＬ１，Ｌ２及びＬ３，Ｌ４をそれぞれ直列に接続し、それぞれの直列回路の先にゲートバイアス回路、ドレインバイアス回路を接続する。 - 特許庁

The same word line voltage is applied to a control gate of a selection memory cell at the time of verification and read-out, occurrence of a read-out error caused by verification and dispersion of gate voltage of read-out can be prevented, and accuracy of verification and read-out can be improved.例文帳に追加

ベリファイおよび読み出し時に選択メモリセルの制御ゲートに同じワード線電圧を印加し、チャージ電流を異なるレベルに設定することによって、ベリファイおよび読み出しのゲート電圧のバラツキによる読み出しエラーの発生を防止でき、ベリファイおよび読み出しの精度を向上できる。 - 特許庁

The detector elements 150 in respective regions 102, 104 in the two-dimensional array 100 can be gate-controlled separately and the detector elements can be gate-driven at a flock (112 or 14) unit so as to read out data to a region frontal amplifier 106 via a common data line 152.例文帳に追加

２次元アレイ（１００）内の各領域（１０２，１０４）内の検出器素子（１５０）は、別々にゲート制御することができ、また、共通のデータ線（１５２）を介して領域前置増幅器（１０６）へデータを読み出すように、検出器素子をフロック（１１２又は１４）単位でゲート駆動することができる。 - 特許庁

A gate array cell and a clamp diode Dn are formed in a logical section, and the n^+ semiconductor area 13nd of the clamp diode Dn and all or a part of a gate electrode 10B of a n-channel MISFET in the logical section are connected by using a conductive film BLD on the same layer as a bit line BL.例文帳に追加

論理部にゲートアレイセルとクランプダイオードＤｎとを形成し、クランプダイオードＤｎのｎ^+半導体領域１３ｎｄと論理部のｎチャネルＭＩＳＦＥＴのゲート電極１０Ｂの全てまたは一部とをビット線ＢＬと同一層の導体膜ＢＬＤにより接続する。 - 特許庁

To improve the characteristic of a leakage current of stored electrode junction by forming a gate on the upper part of an Si epitaxial layer having a level difference to increase the effective length of a gate channel, and by forming an oxide film only on the interface between an Si epitaxial layer of a lower part of a bit line contact and a semiconductor substrate.例文帳に追加

段差のあるＳｉエピタキシャル層の上部にゲートを形成してゲートチャンネルの有効長さを増加させ、ビットラインコンタクトの下部のＳｉエピタキシャル層と半導体基板の界面にのみ酸化膜を形成することにより、格納電極接合の漏洩電流の特性を改善する。 - 特許庁

To make the maintenance of a mold easy by exchanging only a gate part, at which a larger wear occurs, even in a mold for molding a resin mixed with metal powder or the like and, at the same time, obtain a molded product, even in which no line (or no stepped part) develops in the gate part and the external appearance of which is also favorable.例文帳に追加

金属粉等を混合した樹脂を成形する金型であっても摩耗の大きいゲート部のみを交換できるので、金型の維持が容易となり、なおかつ成形品においてもゲート部に線（段差）が発生しないので外観も良好な成形品を得られる。 - 特許庁

When an exposure process is carried out, for instance the blur of the energy beam in the X direction is set smaller than that in the Y direction, the wafer is adjusted in position so as to make the direction of the gate line width coincident with the X direction in the exposure system and loaded into the exposure device, and a gate pattern is exposed.例文帳に追加

露光にあたり、例えばエネルギービームのぼけ量について、Ｘ方向のぼけ量を小さくＹ方向のぼけ量を大きく設定し、露光装置内でゲート線幅方向とＸ方向が合うようにウェハの向きを調整して搬入し、ゲートパターンを露光する。 - 特許庁

The unit circuit U includes a drive transistor Tdr (threshold voltage Vth_TR) which becomes a conduction state according to gate voltage Vg, an electro-optical element 11 which is driven according to the conduction state of the drive transistor Tdr and a capacitive element C interposed between a gate of the drive transistor Tdr and a voltage supply line 17.例文帳に追加

単位回路Ｕは、ゲート電圧Ｖgに応じた導通状態となる駆動トランジスタＴdr（閾値電圧Ｖth_TR）と、駆動トランジスタＴdrの導通状態に応じて駆動される電気光学素子１１と、駆動トランジスタＴdrのゲートと電圧供給線１７との間に介在する容量素子Ｃとを含む。 - 特許庁

A timing controller provides a first control signal to the gate driver so as to control an output of the gate driving signal and provides a second control signal to the data driver via a signal line formed on the LCD panel so as to control an output of the image data.例文帳に追加

タイミング制御部はゲート駆動部にゲート駆動信号の出力を制御する第１制御信号を提供し、また前記液晶表示パネル上に形成される信号ラインを通じてデータ駆動部に映像データの出力を制御するための第２制御信号を提供する。 - 特許庁

Therefore, this device has a structure in which a source contact layer 61a can be stored on a region between the gate electrode layers, while avoiding contact of the drain-gate connect layer with the source contact layer 61a, i.e., a structure in which at least a portion of the source contact layer 61a does not exceed a dotted line 87.例文帳に追加

このため、ドレイン−ゲート接続層とソースコンタクト層６１ａとの接触を避けつつ、ソースコンタクト層６１ａをゲート電極層間領域上に収めるこができる構造、つまり、ソースコンタクト層６１ａの少なくとも一部が点線８７を越えない構造となる。 - 特許庁