「Impurity diffusion」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

Oblique ion implantation is executed at least twice at different implanting energies with different implanting doses to form first pocket regions 1061 having a high impurity concentration at the side faces of the source-drain diffusion regions, and second pocket regions 1062 having a low impurity concentration at the bottom faces.例文帳に追加

異なる注入エネルギーで、異なる注入ドーズ量の斜めイオン注入を少なくとも２回以上行うことで、ソース・ドレイン用拡散領域８の側面では不純物の濃度が高い第１ポケット領域１０６１と、底面で濃度が低い第２ポケット領域１０６２の２種類のポケット領域を形成する。 - 特許庁

To provide a film forming method which can form a semiconductor device by epitaxial growth without segregating an impurity; and to provide a semiconductor device manufacturing method which can shallowly keep the depth of diffusion of the impurity on surface of the semiconductor substrate by elevating source/drain in an application of the film forming method.例文帳に追加

不純物の偏析なく半導体層をエピタキシャル成長によって形成することが可能な成膜方法および、この成膜方法を適用して積み上げソース・ドレインすることにより半導体基板の表面側における不純物の拡散深さを浅く保つことが可能な半導体装置の製造方法を提供する。 - 特許庁

In a triple well NMOS transistor 311 having a P well region 22 formed in an N well region 28 and an MOSFET formed in the P well region 22, an impurity diffusion region 29 having an impurity concentration lower than that of an N+ drain region 25 is provided on the N+ drain region 25 side in order to suppress substrate current.例文帳に追加

Ｎウェル領域２８内にＰウェル領域２２が形成され、Ｐウェル領域２２にＭＯＳＦＥＴが形成されたトリプルウェルＮＭＯＳトランジスタ３１１において、Ｎ^+ドレイン領域２５側にＮ^+ドレイン領域２５よりも不純物濃度が低い不純物拡散領域２９を設け、それによって基板電流を抑制する。 - 特許庁

The surface concentration top region 14A of the p-type diffusion region 14 can be made comparatively high in impurity concentration because an opening is provided to a field oxide film 4 avoiding the gate electrode 6 and impurities are diffused by implanting impurity ions through the opening, and a surface leakage current occurring between itself and the source region and drain region of the adjacent MOS transistor can be restrained.例文帳に追加

Ｐ型拡散領域１４の表面濃度頂上領域１４Ａは、ゲート電極６と重ならずフィールド酸化膜４を開孔しイオン打ち込みによって拡散するため、比較的高濃度にすることができ、隣接したＭＯＳトランジスタのソース領域、ドレイン領域との表面リーク電流を抑制できる。 - 特許庁

A diffusion preventing film pattern 12 is formed on a semiconductor substrate 10, an SOG film doped with impurities is formed on the semiconductor substrate 10, and impurity ions are additionally implanted into the SOG film by a plasma ion implantation method to increase the SOG film in impurity concentration.例文帳に追加

拡散防止膜パターン１２の形成された半導体基板１０上にｉｍｐｕｒｉｔｙが含まれたＳＯＧ膜を形成した後で、ｉｍｐｕｒｉｔｙが含まれたＳＯＧ膜に追加的にプラズマイオン注入法でｉｍｐｕｒｉｔｙイオンを注入してｉｍｐｕｒｉｔｙ濃度を高める。 - 特許庁

Since an impurity concentration profile in the thickness direction of the N type and P type impurity diffusion layers 32, 33 thus formed is formed in a way suitable for the generation and movement of carriers, the semiconductor device 30 provided with the light receiving element unit A with a high response speed and excellent light receiving sensitivity is obtained.例文帳に追加

このようにして形成されるＮ型およびＰ型不純物拡散層３２，３３の厚み方向における不純物濃度プロファイルは、キャリアの発生と移動とに好適なように形成されるので、応答速度と受光感度とに優れる受光素子部Ａを備える半導体装置３０が実現される。 - 特許庁

After introducing nitrogen ions 4 into the surface of a p-type SiC substrate 1, the nitrogen atoms present in an impurity-doped layer 6 are made to diffuse toward the rear surface of the SiC substrate 1, by increasing the number of the interstitial silicon atoms of the SiC substrate 1 by its thermal oxidation, so as to form an n-type impurity diffusion layer 7.例文帳に追加

ｐ型ＳｉＣ基板１の表面に窒素イオン４を導入した後、熱酸化によってＳｉＣ基板１の格子間シリコン原子の数を増加させることにより、不純物ドーピング層６の窒素をＳｉＣ基板１の裏面に向かって拡散させて、ｎ型不純物拡散層７を形成する。 - 特許庁

Thereafter, impurity is diffused from the surface of the second polysilicon layer 110 into the second polysilicon layer 110 by one time of diffusion treatment and, at the same time, impurity diffused into the second polysilicon layer 110 is diffused further from the side wall of the first polysilicon layer 104a toward the inside of the first polysilicon layer 104a.例文帳に追加

その後、一回の拡散処理によって、第２ポリシリコン層１１０の表面から第２ポリシリコン層１１０内部に不純物を拡散させるとともに、第２ポリシリコン層１１０に拡散された不純物をさらに第１ポリシリコン層１０４ａの側壁から第１ポリシリコン層１０４ａの内部に向かって、拡散させる。 - 特許庁

Although tensile stress is applied to the SOG film 4b at a point in time of activation treatment of impurity ions introduced to the source/drain region 2c, generation of crystal defects in impurity diffusion regions 2a, 2b can be suppressed because of interposition of the O_3-TEOS film 4c, thus suppressing the occurrence of dislocation.例文帳に追加

ソース／ドレイン領域２ｃに導入された不純物イオンの活性化の処理の時点でＳＯＧ膜４ｂに引っ張り応力が発生するものの、Ｏ_３−ＴＥＯＳ膜４ｃが介在しているため結晶欠陥が不純物拡散領域２ａ、２ｂに発生することを抑制でき転位の発生を抑制できる。 - 特許庁

To provide an active matrix type light emitting device that can reduce reflection of light caused while the light is guided out of the light emitting device and sufficiently stop impurity diffusion from a substrate to a transistor.例文帳に追加

発光装置外部へ発光を取り出す課程で生じる発光の反射を低減すると共に、基板からトランジスタへの不純物拡散も十分に阻止できるようなアクティブマトリクス型の発光装置を提供すること。 - 特許庁

There are word line 33 electrically connected to the control electrode of the plurality of semiconductor non-volatile memory cells, and a bit line that is arranged so that it crosses the work line and is made of the impurity diffusion regions.例文帳に追加

上述の複数の半導体不揮発性メモリセルの制御電極と電気的に接続されるワード線３３と、ワード線と交差するように配置され、かつ不純物拡散領域からなるビット線とを有している。 - 特許庁

This mask material composition is used for diffusion barrier of an impurity diffusing component into a semiconductor substrate, and includes a siloxane resin (A1) containing a constituent unit represented by formula (a1), where in the formula (a1), R_1 is a single bond or 1-5C alkylene group; and R_2 is a 6-20C aryl group.例文帳に追加

マスク材組成物は、半導体基板への不純物拡散成分の拡散保護に用いられるマスク材組成物であって、下記式（ａ１）で表される構成単位を含むシロキサン樹脂（Ａ１）を含有する。 - 特許庁

To prevent short-circuiting between the wiring for etching and the p^+ impurity diffusion layer in electrochemical etching in an integrated pressure sensor having a diaphragm section formed by the electrochemical etching and an integrated circuit section in a silicon chip.例文帳に追加

シリコンチップに、電気化学エッチングにより形成されたダイアフラム部、集積回路部を有する集積化圧力センサにおいて、電気化学エッチング時におけるエッチング用配線とｐ^+不純物拡散層との短絡を防止する。 - 特許庁

To provide a method of manufacturing a semiconductor device that prevents impurity ions of a source-drain region from being diffused abnormally and partially toward a channel region by suppressing diffusion of impurities in a gate electrode through a gate insulating film.例文帳に追加

ゲート電極中の不純物がゲート絶縁膜を突き抜けてチャネル領域に拡散するのを抑制し、ソース・ドレイン領域の不純物イオンが部分的にチャネル領域方向に異常拡散するのを防ぐ。 - 特許庁

A gate electrode 30 embedded in the trench 10a so that the opening portion of the trench 10a remains, and a PSG (phosphosilicate glass) film 40 is formed on the remaining opening portion as a source of diffusion of an impurity.例文帳に追加

そして、トレンチ溝１０ａの開口部分を残すようにゲート電極３０をトレンチ溝１０ａ内に埋め込み、残った開口部分に不純物の拡散源となるＰＳＧ（リンシリケートガラス）膜４０を形成する。 - 特許庁

After a second inter-layer insulation film 120 is formed on the capacity upper electrode 119, a third plug 121 for connecting the impurity diffusion layer 111 and upper layer wiring 122 is formed on the respective inter-layer insulation films.例文帳に追加

容量上部電極１１９の上に第２の層間絶縁膜１２０を形成した後、各層間絶縁膜に、不純物拡散層１１１と上層配線１２２とを接続する第３のプラグ１２１を形成する。 - 特許庁

Consequently, when reverse static electricity surge is applied, a uniform p-type inversion layer IP is formed in an isolation region between the impurity diffusion regions 12, 13 and local avalanche breakdown phenomenon is not generated.例文帳に追加

これにより、逆方向の静電気サージが印加された時、不純物拡散領域１２，１３間の分離領域に均一なＰ型反転層ＩＰが形成され、局所的な雪崩降伏現象が生じない。 - 特許庁

As a result, electric field concentration at an end of the silicon oxide film 19 is reduced to suppress an increase in electric field intensity, so that a breakdown when the impurity concentration of the N type diffusion layer 12 can be prevented.例文帳に追加

その結果、シリコン酸化膜１９の端部における電界集中が緩和されて電界強度の上昇が抑制され、Ｎ型拡散層１２の不純物濃度を下げた場合のブレイクダウンが防止される。 - 特許庁

To provide a wafer with a tapered edge of an improved manufacturing yield for film forming in a semiconductor manufacturing process, by chemical vapor deposition (CVD), impurity diffusion, annealing, epitaxial growth, or other processes.例文帳に追加

半導体製造工程に於いてウェーハに化学的気相成長（ＣＶＤ）、不純物拡散、アニール、エピタキシャル成長、その他の処理を成膜する場合、製造歩留まりを向上させるエッジがテーパー状のウェーハを提供する。 - 特許庁

To provide a non-volatile semiconductor memory device which does not have overlap regions between an impurity diffusion layer and a floating gate of a memory cell, properly improves the scalability of the gate length and has a large capacity and low bit cost.例文帳に追加

不純物拡散層とメモリセルの浮遊ゲートとの間のオーバーラップ領域がなく、ゲート長のスケーラビリティを大幅に改善し、大容量・低ビットコストの不揮発性半導体記憶装置を提供すること。 - 特許庁

The variation of a PN junction capacity caused by a thermal variation in the semiconductor wafer resulting from heat treatment in the diffusion furnace is corrected by making each area of the semiconductor region wherein the impurity is deposited different.例文帳に追加

上記拡散炉での熱処理による上記半導体ウェハの熱バラツキによるＰＮ接合容量のバラツキは、上記不純物がデポジションされら半導体領域の面積を異なせることにより補正する。 - 特許庁

An atom for accelerating an oxidation is injected into an uppper oxide film 4 of the source region 2 and the drain region 3, and a low concentration diffusion region segregated by an impurity is formed as offset regions 2a, 3a.例文帳に追加

ソース領域２、ドレイン領域３の上部酸化膜４に酸化を促進する原子が注入され、不純物の偏析による低濃度拡散領域がオフセット領域２ａ、３ａとして形成されている。 - 特許庁

To provide a semiconductor laser having high COD level and high light emission efficiency, by preventing impurities from being accumulated in an active layer, when a window structure is formed by impurity diffusion near an end surface of a laser resonator.例文帳に追加

レーザ共振器端面近傍に不純物拡散により窓構造を形成する際に、活性層に不純物が蓄積されることを抑制し、ＣＯＤレベルが高く、発光効率が高い半導体レーザを提供する。 - 特許庁

Source and drain regions of the Fin structure field effect transistor are formed by solid phase diffusion positively using impurity injection after the formation of a contact hole 13 and the ooz-out of impurities from a polysilicon contact plug 14.例文帳に追加

Ｆｉｎ構造電界効果トランジスタのソース及びドレイン領域を、コンタクトホール１３形成後の不純物注入とポリシリコンコンタクトプラグ１４からの不純物染み出しを積極的に利用し、固相拡散により形成する。 - 特許庁

To provide a manufacturing method for a semiconductor device capable of forming the impurity introduction region of a photodiode having a part formed at the lower part of a gate electrode without oblique rotation implantation or excessive thermal diffusion.例文帳に追加

ゲート電極の下方に形成された部分を有するフォトダイオードの不純物導入領域を、斜め回転注入や過剰な熱拡散によることなく形成し得る半導体装置の製造方法を得る。 - 特許庁

In this structure, a selectively oxidized film 13 and an oxide film 12 are formed on a silicon semiconductor substrate 11 and impurity diffusion layers 14 connected to circuit wiring (181) are formed on both sides of the film 13.例文帳に追加

シリコン半導体基板１１上に選択酸化膜１３、酸化膜１２が形成され、選択酸化膜１３を隔てた両側に各々が回路配線（１８１）に繋がる不純物拡散層１４が形成される。 - 特許庁

To provide a method of manufacturing a semiconductor device which can form an impurity diffusion region by making small a depth from a substrate surface even if a setting of implantation conditions of an ion implantation device is not changed.例文帳に追加

イオン注入装置の注入条件の設定を変更しなくても、基板表面からの深さを小さく変更して、不純物拡散領域を形成することができる半導体装置の製造方法を提供する。 - 特許庁

To provide a method for manufacturing a silicon carbide semiconductor element, capable of maintaining an ion implanted impurity profile, by preventing external or internal diffusion of the ion implanted impurities or particularly a boron (B) at a high-temperature annealing time.例文帳に追加

イオン注入された不純物、特にほう素（Ｂ）の高温アニール時の外方、内方への拡散を防止し、注入された不純物プロフィルを維持できる炭化けい素半導体素子の製造方法を提供する。 - 特許庁

To provide a semiconductor device capable of preventing the characteristics change of a semiconductor substrate due to impurity diffusion and reducing the electrical resistance of a wiring layer, and to provide a solid-state imaging element and a manufacturing method of the semiconductor device.例文帳に追加

不純物拡散による半導体基板の特性変化を防止し、且つ配線層の電気抵抗を低減することができる半導体装置、固体撮像素子、および半導体装置の製造方法を提供する。 - 特許庁

To provide a semiconductor device capable of reducing a leakage current even when MIS transistors having a plurality of kinds of threshold voltages are made high in threshold voltage without increasing a number of photoresists and without adding an impurity diffusion step.例文帳に追加

複数種類の閾値電圧のＭＩＳトランジスタをフォトレジスト数及び不純物拡散工程を追加することなく、閾値電圧を高くしてもリーク電流を低減することが可能な半導体装置を提供すること。 - 特許庁

To reduce a layout area of a memory cell array without causing an increase in leakage current of a transistor, an increase in a value of resistance of an impurity diffusion region, or the like in a semiconductor integrated circuit incorporating a mask ROM.例文帳に追加

マスクＲＯＭを内蔵した半導体集積回路において、トランジスタのリーク電流の増加や不純物拡散領域の抵抗値の増加等を招くことなく、メモリセルアレイのレイアウト面積を削減する。 - 特許庁

To provide a semiconductor device having a gate insulation film wherein its reaction on the gate electrode of the device is suppressed, and any impurity diffusion performed from the gate electrode to it can be suppressed, and further, its film thickness calculated in terms of a silicon oxide film is made small.例文帳に追加

ゲート電極との反応を抑制し、また、ゲート電極からの不純物の拡散を抑制することのできる、シリコン酸化膜換算膜厚の小さいゲート絶縁膜を有する半導体装置を提供する。 - 特許庁

This can be realized by forming a CVD oxidized film 11 covering the transistor TrB and then forming the high-concentration impurity diffusion layer 106 in the transistor TrA prior to formation of the silicide layer 108.例文帳に追加

これは、トランジスタＴｒＢを覆うＣＶＤ酸化膜１１の形成後で、かつ、シリサイド層１０８を形成する前にトランジスタＴｒＡに高濃度不純物拡散層１０６を形成することで実現できる。 - 特許庁

Thereafter, a low concentration diffusion region 8 is formed by implanting low concentration N-type impurity ions using a second masking means which has a reduced pattern width by slimming the first masking means 6a as a mask.例文帳に追加

その後、第１マスク手段６ａに対してスリミング処理を施してパターン幅を狭めた第２マスク手段をマスクとして、低濃度のＮ型不純物イオンを注入して低濃度不純物拡散領域８を形成する。 - 特許庁

To provide an epitaxial wafer and a method of manufacturing the same, wherein diffusion of an impurity of high concentration included in a silicon substrate into an epitaxial layer is suppressed in a heat treatment process for forming a semiconductor device.例文帳に追加

半導体デバイス形成時の熱処理プロセスにおいて、シリコン基板に含まれる高濃度の不純物がエピタキシャル層に拡散するのを抑制することができるエピタキシャルウェーハ及びその製造方法の提供。 - 特許庁

On a p-well 12 on an n-type semiconductor substrate 11, a charge transmission path 13, floating diffusion region 14 composed of an n-type impurity region, n-type embedded region 16 and resetting drain region 15 are formed.例文帳に追加

ｎ型半導体基板１１上のｐウェル１２には、電荷転送路１３、ｎ型不純物領域からなるフローティングディフュージョン領域１４、ｎ型埋め込み領域１６及びリセットドレイン領域１５が形成されている。 - 特許庁

The second drain region 23B has the same impurity concentration and diffusion depth of a conductive type as that of a channel stop region 31 (see Fig. 3) of a p-channel MOS transistor formed on a semiconductor substrate 10.例文帳に追加

第２ドレイン領域２２Ｂは、半導体基板１０上に形成されたｐチャネルＭＯＳトランジスタのチャネルストップ領域３１（図３参照）と同一の導電型の不純物濃度および拡散深さを有している。 - 特許庁

In a case of manufacturing the SRAM cell, when implantation of impurity ions is performed at first time, ion implantation is performed under the condition where the ion concentration is comparatively high and acceleration voltage is low, and a source/drain diffusion layer 13 is formed.例文帳に追加

ＳＲＡＭセルの製造時において、１回目に不純物イオンを注入するときにはイオン濃度を比較的高く低加速電圧の条件でイオン注入し、ソース／ドレイン拡散層１３を形成する。 - 特許庁

The solid-state imaging apparatus 1A includes a diode (sensor) D made of an impurity diffusion layer formed on a surface layer of a semiconductor substrate 101 and an oxide insulating film 9A formed on the diode D and containing carbon.例文帳に追加

半導体基板１０１の表面層に形成された不純物拡散層からなるダイオード（センサ）Ｄと、ダイオードＤ上に設けられた炭素を含有する酸化絶縁膜９Ａとを備えた固体撮像装置１Ａ。 - 特許庁

To provide a semiconductor laser device which has an end face window structure formed through neither impurity diffusion nor ion implantation, etc., and has the end face window structure even when using a nitride semiconductor.例文帳に追加

不純物拡散又はイオン注入等によらない端面窓構造の形成を可能とし、窒化物半導体を用いた場合においても端面窓構造を有する半導体レーザ装置を実現できるようにする。 - 特許庁

The magnetic random access memory includes a transistor which has a gate electrode 11a located above a surface of a substrate 1 and a first and second impurity diffusion regions 13a, 12 interposing a channel region below the gate electrode between them.例文帳に追加

磁気ランダムアクセスメモリは、基板１の表面の上方に設けられたゲート電極１１ａと、ゲート電極の下方のチャネル領域を挟む第１、第２不純物拡散領域１３ａ、１２とを有するトランジスタを含む。 - 特許庁

As explained above, the manufacturing process of a semiconductor can be simulated more accurately by considering the effect on the phenomenon of making amorphous silicon crystals at the time of implanting high concentration ions when the impurity diffusion is calculated.例文帳に追加

このように、高濃度イオン注入のシリコン結晶のアモルファス化現象による影響を不純物拡散計算中に考慮することにより、半導体の製造プロセスをより正確にシミュレーションすることができる。 - 特許庁

The manufacturing method further includes a step (f) of making the body diffusion layer 4 lower in impurity density at least at a predetermined portion below the body contact layer 12 than at any other portion while maintaining the second conductivity type.例文帳に追加

ボディ拡散層４のうちの少なくともボディコンタクト層１２の下方の所定の部分の不純物濃度を、第２導電型に維持しながらボディ拡散層４の他の部分よりも低くする工程（ｆ）を更に備える。 - 特許庁

The semiconductor memory device comprises a control electrode 34, first and second impurity diffusion regions 24a and 24b, first and second resistance change portions 22a and 22b, and first and second charge accumulation portions 40a and 40b.例文帳に追加

制御電極３４と、第１及び第２不純物拡散領域２４ａ及び２４ｂと、第１及び第２抵抗変化部２２ａ及び２２ｂと、第１及び第２電荷蓄積部４０ａ及び４０ｂとを備えている。 - 特許庁

Stress concentration can be eased by estranging adjacent high concentration diffusion regions 13 a predetermined distance via an epitaxial layer 12 formed into an impurity concentration lower than that of the high concentration diffusion region 13, and the occurrence of crystal strain in the semiconductor device 10 can favorably be controlled.例文帳に追加

隣り合う高濃度拡散領域１３が、高濃度拡散領域１３より低い不純物濃度に形成されたエピタキシャル層１２を介して所定距離離間することによって、応力の集中を緩和することができ、半導体素子１０内に結晶歪が生ずることを良好に抑制することができる。 - 特許庁