「In Memory」に関連した英語例文の一覧と使い方(77ページ目) - Weblio英語例文検索

In the timing chart 100; during a refresh operation of WL2, the SA00 of the memory bank 101 and the SA30 of the memory bank 104 are overdriven and the SA10 of the memory bank 102 and the SA20 of the memory bank 103 are not overdriven.例文帳に追加

タイミングチャート１００では、ＷＬ２のリフレッシュ動作時にメモリバンク１０１のＳＡ００とメモリバンク１０４のＳＡ３０をオーバードライブさせ、メモリバンク１０２のＳＡ１０とメモリバンク１０３のＳＡ２０をオーバードライブさせない。 - 特許庁

The nonvolatile semiconductor storage device 100 uses a sense amplifier circuit 22 and a comparator 25 to verify a particular memory cell after applying a write voltage to the memory cell in a memory block MB for a prescribed period at write to the memory cell.例文帳に追加

半導体記憶装置１００は、メモリブロックＭＢ内の特定のメモリセルへの書込動作時に、所定期間書込電圧を印加した後、センスアンプ回路２２およびコンパレータ２５を用いて、ベリファイ動作を行なう。 - 特許庁

When there is no required local picture data in the external memory 102, the memory controller 101 acquires and retains the local decoding picture data from the external memory 21, and stores the local decoded picture data on the internal memory 102.例文帳に追加

また、必要な局所画像データが内部メモリ１０２に存在しない場合、メモリコントローラ１０１は、外部メモリ２１からその局所復号画像データを取得して保持するとともに、内部メモリ１０２に記憶させる。 - 特許庁

In the semiconductor device 1, memory array circuits 10 and 4010 respectively include a plurality of first memory cells for storing a plurality of pieces of data, and a plurality of second memory cells for respectively storing addresses of the first memory cells.例文帳に追加

半導体装置１において、メモリアレイ回路１０および４０１０は、複数個のデータを記憶する複数個の第１メモリセルと、第１メモリセルのアドレスをそれぞれ記憶する複数個の第２メモリセルとをそれぞれ含む。 - 特許庁

To provide a nonvolatile ferroelectric memory control device used for controlling internal memory dump when a ferroelectric memory is used as an internal memory in a SOC (System On a Chip) structure.例文帳に追加

本発明は、システムオンチップ（ＳＯＣ：Ｓｙｓｔｅｍ Ｏｎ ａ Ｃｈｉｐ）構造で強誘電体メモリが内部メモリに用いられる場合内部メモリダンプを制御するための不揮発性強誘電体メモリ制御装置に関する。 - 特許庁

The image memory part is connected to the bus via the memory controller, the image processing part is connected to the bus, and the image data read from the image memory and the image data written in the image memory are transmitted via the bus.例文帳に追加

バスに対して、画像メモリ部がメモリコントローラを介して接続されると共に、画像処理部が接続され、画像メモリに書き込まれる画像データおよび画像メモリから読み出された画像データがバスを通じて伝送される。 - 特許庁

Upon the restoration of a power supply, an application designates the name of any of the memory blocks, thereby searching the nonvolatile memory 40 for the name of that memory block, and accessing data in the memory block that matches the name.例文帳に追加

そして、電源の再投入時には、アプリケーションがメモリブロック名を指定することにより、不揮発性メモリ４０においてメモリブロック名が検索され、そのメモリブロック名に対応するメモリブロックのデータにアクセスされる。 - 特許庁

In the nonvolatile memory device including multiple memory blocks, the multiple memory blocks are configured to share the source selection transistor for being applied with the voltage via the source selection line for every two memory blocks.例文帳に追加

複数のメモリブロックを含んでなる不揮発性メモリ装置において、複数のメモリブロックは、２つのメモリブロックごとに、ソース選択ラインを介して電圧の印加を受けるソース選択トランジスタを共有して構成される。 - 特許庁

A bias circuit 14 detects a memory writing signal MAW to the memory 12 for the display in the logic part 11 and a memory readout signal MAR, and controls a bias of a memory power source 13a, based on a detection result.例文帳に追加

バイアス回路１４は、ロジック部１１における表示用メモリ１２へのメモリ書き込み信号ＭＡＷ、メモリ読み出し信号ＭＡＲを検出し、検出結果に基づいてメモリ用電源部１３ａのバイアスを制御する。 - 特許庁

According to the method, the memory access of the processor 120 to the memory 140 of the processor 110 is limited to one cycle, and memory sharing is realized in a fixed waiting time regardless of the difference of memory access speed.例文帳に追加

この方法によれば、第１プロセッサ１１０のメモリ１４０に対する、第２プロセッサ１２０のメモリアクセスは１サイクルに限定され、メモリアクセス速度の差に無関係に一定の待ち時間でメモリ共有が実現される。 - 特許庁

Therefore, even if the same number of bank switching orders as that of the memory banks 202 are not set to the main memory 201, the read out destination of the data processing circuit 203 can be moved in order from the main memory 201 to a plurality of memory banks 202.例文帳に追加

従って、メモリバンク２０２の個数だけバンク切替命令をメインメモリ２０１に設定せずとも、データ処理回路２０３の読出先をメインメモリ２０１から複数のメモリバンク２０２に順次移行させることができる。 - 特許庁

To provide a phase change type nonvolatile memory cell capable of recording/erasing at a high speed, and to provide a memory array using the phase change type nonvolatile memory cell and a method for recording information in the phase change type nonvolatile memory cell.例文帳に追加

高速記録・消去が可能な相変化型不揮発性メモリ素子、該相変化型不揮発性メモリ素子を用いたメモリアレーおよび該相変化型不揮発性メモリ素子の情報記録方法を提供する。 - 特許庁

To provide a nonvolatile memory in which disturbance can be suppressed to increase the number of guaranteed rewriting times, a microcomputer incorporating this nonvolatile memory, and a memory card mounting a nonvolatile memory.例文帳に追加

書き換え保証回数を増やすためにディスターブを抑制することができる不揮発性メモリ、およびこれを搭載した不揮発性メモリ混載マイクロコンピュータ、ならびに不揮発性メモリを実装したメモリカードを提供する。 - 特許庁

To provide a memory management server and method, and a program, allowing high-speed retrieval by constructing, in a storage device of an application server, a shared memory area (a memory image file) holding a memory structure used by an application program.例文帳に追加

アプリケーションサーバの記憶装置にアプリケーションプログラムが利用するメモリ構造を保持した共有メモリ領域（メモリイメージファイル）を構築し、高速検索を可能とするメモリ管理サーバ、方法及びプログラムを提供する。 - 特許庁

To return to a normal operation regardless of existence of a malfunction detecting device when memory information of the nonvolatile memory is changed and the malfunction is effected due to a momentary break, α-rays, etc., in a configuration of nonvolatile memory and volatile memory.例文帳に追加

不揮発性メモリーと揮発性メモリーの構成において、瞬断、α線等によって不揮発性メモリーの記憶情報が変化し誤動作した場合に、誤動作検知の有無に関わらず、正常動作に復帰する。 - 特許庁

Here, a nonvolatile memory is used as the data storage memory where the card information is destructively read so as not to remain in the data storage memory when the card information is read from the data storage memory for the data transfer.例文帳に追加

ここでは、データ記憶メモリとして、データ転送を行うため、データ記憶メモリからカード情報が読み出された際、カード情報がデータ記憶メモリに残らない破壊読出しを行う不揮発性メモリが用いられる。 - 特許庁

The operating system and the application are copied from the first exclusive memory to the shared memory and thereafter copied form the shared memory to a second exclusive memory dedicated to the first virtual computer in the second computer or the second LPAR.例文帳に追加

オペレーティング・システムおよびアプリケーションは、第１専用メモリから共用メモリにコピーされた後、共用メモリから第２コンピュータまたは第２ＬＰＡＲ内の第１仮想計算機に専用の第２専用メモリにコピーされる。 - 特許庁

The block selecting circuit so selects the first memory cell block that the first memory cell block corresponding to the height order address substitutes for a defective memory cell block in reverse order when the first memory cell block substitutes for it.例文帳に追加

前記ブロック選択回路は欠陥メモリセルブロックが第１メモリセルブロックによって代替される時に、最上位アドレスに対応する第１メモリセルブロックから逆順で代替されるように、前記第１メモリセルブロックを選択する。 - 特許庁

The flash memory device utilizes a part of a memory area in the dual port memory as the working memory, accordingly, a circuit structure may be simplified and the chip size thereof may be reduced.例文帳に追加

前記フラッシュメモリ装置は、前記デュアルポートメモリの一部領域をワーキングメモリとして使用することによって、メモリコントローラにワーキングメモリを具備しなくても良いので、回路構成が簡単になり、かつチップサイズが減少する。 - 特許庁

This nonvolatile memory includes a nonvolatile memory cell 11 for storing the data and a read circuit connected to the memory cell 11 via first and second bit lines GBLX, GBLZ for reading the data stored in the memory cell 11.例文帳に追加

データを記憶可能な不揮発性のメモリセル１１及びメモリセル１１に第１、第２ビット線GBLX、GBLZを介して接続されて、メモリセル１１に記憶されたデータを読み出すための読出回路を備える不揮発性記憶装置である。 - 特許庁

Then, in the case of receiving the selected news, to which a general purpose memory or an individual dedicated memory provided on the side of a master unit memory reception is to be performed is selected and the news is memory-received as the facsimile information (S50-S90).例文帳に追加

そして、選択したニュースを受信するに当たって、親機側に備えられている汎用メモリと個人専用メモリのいずれにメモリ受信するかを選択してニュースをファクシミリ情報としてメモり受信する（S50〜S90）。 - 特許庁

The semiconductor memory device includes a memory mat including memory cells for storing data, a sense amplifier 203 for detecting data stored in a memory cell 212, and a potential generation part 25 connected to the sense amplifier 203 by a bit line pair.例文帳に追加

半導体記憶装置は、データを記憶するメモリセルからなるメモリマットと、メモリセル２１２が記憶するデータを検出するセンスアンプ２０３と、センスアンプ２０３とビット線対で接続された電位生成部２５を備える。 - 特許庁

To provide a method for learning a foreign language based on stimulation of long-term memory, which allows a foreign language to be learned in a manner of learning a native language by stimulating learners' long-term memory such as episodic memory and procedural memory.例文帳に追加

学習者の長期記憶であるエピソード記憶及び手続記憶を刺激し、母国語を習う方式で外国語学習を行うことができる、長期記憶刺激による外国語学習方法を提供する。 - 特許庁

The CPU 1, the flash memory A2, and the flash memory B3 are connected to each other by 8-bit bus width respectively and, for example, the flash memory B3 is rewritten by the execution of the rewriting program B21 in the flash memory A2.例文帳に追加

ＣＰＵ１とフラッシュメモリＡ２とフラッシュメモリＢ３は、８ビットバス幅でそれぞれ接続されており、例えばフラッシュメモリＡ２内の書き換えプログラムＢ２１の実行により、フラッシュメモリＢ３の書き換えを実行する。 - 特許庁

Since the normal memory cell MC and the redundant memory cell RMC belong to the different memory mats, the normal memory cell MC can be accessed in parallel along with a deciding process by the recovery deciding circuit 300.例文帳に追加

本発明によれば、通常メモリセルＭＣと冗長メモリセルＲＭＣとが互いに異なるメモリマットに属していることから、救済判定回路３００による判定動作と並行して、通常メモリセルＭＣにアクセスできる。 - 特許庁

The learning reservation processing part 7 provides instructions for securing a reservation memory area in a head side of the first memory part 1, based on reservation area information, to the memory allocation processing part 5, when initializing the first memory part 1.例文帳に追加

学習予約処理部７は、第１のメモリ部１の初期化時に、メモリアロケーション処理部５に対して予約領域情報に基づきその第１のメモリ部１の先頭側に予約メモリ領域の確保を指示する。 - 特許庁

The memory control circuit operates a plurality of memory mats in byte access control, and merges data read from a page selected in one memory map with write byte data in data rewriting, and writes the merged data in a corresponding page selected in the other memory mat, and reads data from the page rewritten the most recently which is a valid page among selected pages in each of the plurality of memory mats in data reading.例文帳に追加

メモリ制御回路はバイトアクセス制御において複数のメモリマットを動作させ、データ書き換えでは一のメモリマットの中で選択されたページから読出したデータを書込みバイトデータでマージし、マージしたデータを他のメモリマットの中で選択された対応ページに書き込み、読出しでは複数のメモリマットの各々で選択されたページのうち有効なページであって最も最近書換えられたページから読出しを行う。 - 特許庁

The tape log recorded in the set magnetic tape is recorded in a built-in memory means in a step S2, the request of log display is detected in a step S3, and log data is read from the memory means and displayed in a step S4.例文帳に追加

セットされた磁気テープに記録されたテープログをステップＳ２で内蔵のメモリ手段に記録し、ログ表示の要求をステップＳ３で検出して前記メモリ手段からログデータを読み出してステップＳ４で表示する。 - 特許庁

If a total value in the analog viewing memory is larger than or equal to that in the digital viewing memory, the auto clock setting for setting time in the timer section works in accordance with time information included in broadcasting signals in the analog broadcasting.例文帳に追加

アナログ視聴メモリの値がデジタル視聴メモリの値以上であると判定されたとき、アナログ放送の放送信号に含まれる時刻情報に従ってタイマ部の時刻設定を行うためのオートクロックが実施される。 - 特許庁

The shared memory interface 4 includes a buffer memory 12a corresponding to the main bus B1 and a buffer memory 12b corresponding to the internal bus B2, and the buffer memories 12a and 12b are configured to temporarily store data in the case of reading and writing data in the shared memory 3.例文帳に追加

共有メモリインターフェイス４は、メインバスＢ１に対応するバッファメモリ１２ａと内部バスＢ２に対応するバッファメモリ１２ｂとを有し、バッファメモリ１２ａ，１２ｂは、共有メモリ３に対する読出時と書込時とにおいてデータを一時的に保持する。 - 特許庁

This memory is a non-volatile memory device having a normal memory cell region in which normal data is stored and an erasion information storing memory region in which information of whether a series of erasing operation is finished or not or information indicating a state of erasing operation is stored.例文帳に追加

通常のデータを記憶する通常メモリセル領域と、一連の消去動作が完了したか否かの情報、または消去動作の状態を示す情報を記憶する消去情報記憶メモリ領域とを有する不揮発性メモリデバイスである。 - 特許庁

The brightness related memory content at a memory position in the top area is attenuated using a first attenuation function FT, and the brightness related memory content at a memory position in the bottom area is attenuated using a second attenuation function FB.例文帳に追加

第１減衰関数Ｆ_Tを用いて頂部領域内におけるメモリ記憶位置の輝度関連記憶内容を減衰させると共に、第２減衰関数Ｆ_Bを用いて底部領域内におけるメモリ記憶位置の輝度関連記憶内容を減衰させる。 - 特許庁

Accordingly, the reduction in processing efficiency in DMA transfer between the main memory 60 and the local memory 20 can be prevented by the processing for ensuring the coherency between the main memory 60 out of a CPU and the cache memory 40 of the CPU.例文帳に追加

したがって、ＣＰＵ外部のメインメモリ６０とＣＰＵのキャッシュメモリ４０とのコヒーレンシを保証させる処理により、メインメモリ６０とローカルメモリ２０との間でＤＭＡ転送を行う際の処理効率が低下する事態を防止することが可能となる。 - 特許庁

A non-volatile semiconductor memory has a memory cell array region in which a plurality of twin memory cells 100 having first and second MONOS memory cells 108A, 108B controlled by a word gate and a control gate are arranged respectively in the first direction A and the second direction B.例文帳に追加

不揮発性半導体記憶装置は、ワードゲートとコントロールゲートにより制御される第１，第２のＭＯＮＯＳメモリセル108A，108Bを有するツインメモリセル100を、第１，第２の方向Ａ，Ｂにそれぞれ複数配列してなるメモリセルアレイ領域を有する。 - 特許庁

The power supply voltage supplying means is configured to stop power supplying to the static memory cell in a static memory cell selected state, and to execute power supplying to the static memory cell in a static memory cell unselected state.例文帳に追加

電源電圧供給手段は、スタティックメモリセルが選択された状態でスタティックメモリセルへの電源電圧供給を停止し、スタティックメモリセルが選択されない状態でスタティックメモリセルへの電源電圧供給を実行するよう構成される。 - 特許庁

If the data bus width of data supplied from the master devices (6-1 to 6-n, 7) exceeds the first data bus width, the memory controller (3) makes the first built-in memory and the second built-in memory function as a single combined memory device.例文帳に追加

そして、そのメモリコントローラ（３）は、そのマスタデバイス（６−１〜６−ｎ、７）から供給されたデータのデータバス幅が、その第１データバス幅を超えるとき、その第１内蔵メモリとその第２内蔵メモリとをあわせて単一のメモリデバイスとして機能させる。 - 特許庁

To provide a cache memory control circuit that caches data in a plurality of memory spaces in a cache memory, and reduces power consumption without reducing an operating frequency of a processor or increasing the latency of memory access.例文帳に追加

複数のメモリ空間のデータをキャッシュメモリにキャッシュするキャッシュメモリ制御回路において、プロセッサの動作周波数の低減及びメモリアクセスのレイテンシの増加をさせることなく、消費電力を低減することができるキャッシュメモリ制御回路を提供する。 - 特許庁

In a memory controller that controls data transfer between a volatile memory and a nonvolatile memory, wherein data being held in a plurality of volatile memories each having a refresh operation mode and a self-refresh operation mode is transferred to the nonvolatile memory.例文帳に追加

揮発性メモリと不揮発性メモリとの間でデータの転送を制御するメモリコントローラにおいて、それぞれがリフレッシュ動作モードとセルフリフレッシュ動作モードとを有する複数の揮発性メモリに保持されているデータを不揮発性メモリへ転送する。 - 特許庁

To provide a device and a method for generating memory address and an image data processor which enable storage of image data in a free image size into a memory with high memory use efficiency and generation of a memory address by simple processing even in the image of an interlace system.例文帳に追加

自由な画像サイズの画像データを、高いメモリ使用効率でメモリに格納でき、インタレース方式の画像においても簡単な処理でメモリアドレスを生成できるメモリアドレス生成装置・方法および画像データ処理装置を提供する。 - 特許庁

To easily confirm whether a write property setting element 14 is in a write prevention state or a writable state while a memory card storage case 20 stores a semiconductor memory card 10, in the memory card storage case 20 storing a plurality of semiconductor memory cards 10.例文帳に追加

複数の半導体メモリカード１０を収納するメモリカード収納ケース２０に関し、半導体メモリカード１０を収納した状態で、当該書込可否設定子１４が書込防止状態か書込可能状態かの確認が容易に行える。 - 特許庁

The memory device includes a memory control part for writing into the memory area data received from the information processor in response to a writing request and reading out data from the memory area in response to a reading-out request to transfer it to the information processor.例文帳に追加

記憶装置は、書き込み要求に応じて情報処理装置から受領したデータを記憶領域へ書き込むと共に、読み出し要求に応じて記憶領域からデータを読み出して情報処理装置に転送する記憶制御部を含む。 - 特許庁

A memory cell transistor of the NOR flash memory shares a source diffusion layer 28b with another memory cell transistor adjacent in one of column directions and shares a drain diffusion layer 28a with further another memory cell transistor adjacent in the other column directions.例文帳に追加

ＮＯＲ型フラッシュメモリのメモリセルトランジスタは、列方向の一方で隣接する他のメモリセルトランジスタとソース拡散層２８ｂを共有するとともに、列方向の他方で隣接するさらに他のメモリセルトランジスタとドレイン拡散層２８ａを共有する。 - 特許庁

In the case where a memory region of the receiving terminal is not designated in a received RDMA packet, the RDMA receiving apparatus 104 utilizes the secured memory region table 108 and the utilized memory region table 109 to write received electronic data into a free memory region.例文帳に追加

RDMA受信装置１０４は、受信したRDMAパケットに受信端末のメモリ領域が指定されていない場合、確保メモリ領域テーブル１０８及び利用メモリ領域テーブル１０９を利用して、受信した電子データを空きメモリ領域に書き込む。 - 特許庁

The memory includes a memory reset part 19 for clearing a memory 15 to store one cycle of the input signal to be compensated to freely reset signal information stored in the memory 15 in accordance with a state of the disk drive via a controller 20.例文帳に追加

入力される被補償信号の１周期分を記憶するメモリ１５を０クリアするメモリリセット部１９を備え、コントローラ２０を介してディスク装置の状態に応じてメモリ１５に記憶された信号情報のリセットを自在に行えるようにした。 - 特許庁

To freely rewrite image data without causing any dead memory area in a memory management device which manages image data stored in a two-dimensional memory capable of specifying memory address by designating two-dimensional coordinates.例文帳に追加

本発明は２次元座標を指定することでメモリアドレスが特定できる２次元メモリに記憶される画像データを管理するメモリ管理装置に関し、メモリ領域に無駄を生じさせることなく、画像データの自由な書き換えを可能とすることを目的とする。 - 特許庁