「In Memory」に関連した英語例文の一覧と使い方(80ページ目) - Weblio英語例文検索

The image data which is stored in a region for a record medium A of the memory 303 is copied to a region for a record medium B of the memory 303, and the image data for two pieces of paper is built in the memory 303.例文帳に追加

メモリ３０３の記録媒体Ａ用の領域に格納された画像データを、メモリ３０３の記録媒体Ｂ用の領域にコピーして、二枚分の画像データをメモリ３０３に構築する。 - 特許庁

To enhance buffering efficiency when a shared memory to be arranged in respective processor elements is buffered by reducing the number of accesses to the shared memory in shared memory type parallel computers.例文帳に追加

共有メモリ型並列計算機において、共有メモリアクセス数の削減を目的とし、各プロセッサ要素内に配置される共有メモリのバッファリングを行う場合のバッファリング効率を高めることを目的とする。 - 特許庁

In housing either a first memory card 12a or a second memory card 12b in a main body 20 from a loading slot 13, a lid 14 is pushed by the memory cards 12a, 12b and is pushed open toward inside of the main body 20.例文帳に追加

第１のメモリーカード12ａおよび第２のメモリーカード12ｂのうちの一方を挿入口13から本体20に収容する際に、蓋14はメモリーカード12ａ、14ｂにより押されて本体20の内側に向けて押し開かれる。 - 特許庁

To provide a flash memory device in which variation in threshold voltage of a flash memory cell can be prevented/minimized while performing a high speed program, its programming method, a memory system including it, and a computer system.例文帳に追加

高速プログラムを遂行しながらフラッシュメモリセルのしきい値電圧の変化を防止／最小化できるフラッシュメモリ装置及びそのプログラム方法、並びにそれを含むメモリシステム及びコンピュータシステムを提供する。 - 特許庁

Here the same contents are written in a temporary storage memory area inside a RAM 10, and the contents in the temporary storage memory area are transferred to the display memory 5 and regenerated, as required.例文帳に追加

その際、ＲＡＭ１０内の一時保存用のメモリ領域にも同様の内容を書き込み、必要に応じて、その一時保存用メモリ領域の内容を表示メモリ５へ転送して再生する。 - 特許庁

To provide a nonvolatile semiconductor memory device and a nonvolatile semiconductor memory system by which data can be prevented from being erroneously written when the data is written in a memory cell being close to a bit line in a NAND string.例文帳に追加

ＮＡＮＤストリング内のビット線に近いメモリセルにデータの書き込みを行う際に、誤書き込みを防止する不揮発性半導体記憶装置及び不揮発性半導体記憶システムを提供する。 - 特許庁

In this case, a changing operation for changing a memory core to be selected to a second memory core MC2 (data "11111111") is carried out by rewriting a pointer value stored in a pointer memory PM instead of executing the deleting operation.例文帳に追加

ここで消去動作を行う代わりに、ポインタメモリＰＭに記憶されたポインタ値を書き換えることで、選択されるメモリコアを第２メモリコアＭＣ２（データ「１１１１１１１１」）切り替える動作が行われる。 - 特許庁

To provide a distributed shared memory system which enables memory write in unit of transaction with atomicity in an operation node to be transferred to a reserve node and to provide a distributed shared memory system control method.例文帳に追加

運用ノードにおけるアトミック性を持ったトランザクション単位のメモリライトを予備ノードに転送することが可能な分散共有メモリシステム及び分散共有メモリシステム制御方法を提供する。 - 特許庁

When memory transmission is designated through a one-action key of an operating part 20 while timer transmission data can be stored in a one touch dial memory 18a, double face and one face images are read and stored in an image memory.例文帳に追加

ワンタッチダイヤルメモリ１８ａにタイマ送信データを格納可能とし、操作部２０のワンタッチキーによりメモリ送信を指定すると、両面および片面画像を読み取り、画像メモリに格納する。 - 特許庁

Fabrication of 3DS memory (100) includes a step of thinning of the memory circuit (103) to smaller than 50 μm in thickness, and a step of bonding the memory circuit to a circuit stack, while still in wafer substrate form.例文帳に追加

３ＤＳメモリ（１００）の製造は、メモリ回路（１０３）を５０μｍ以下の厚さに薄肉化する工程と、該メモリ回路を、ウェーハ基板形態のまま回路積層体に接合する工程とを有する。 - 特許庁

When any parity error is detected (701) in the read data, data stored in a 2nd nonvolatile memory (250) are automatically read and transferred to the volatile memory and the 1st nonvolatile memory.例文帳に追加

読み出されたデータ中でパリティーエラーが検出（７０１）されるとき、第２の不揮発性メモリ（２５０）に記憶されたデータが自動的に読み出され揮発性メモリ及び第１の不揮発性メモリに転送される。 - 特許庁

To provide a non-volatile semiconductor memory device and the manufacturing method of the same, reduced in the affection of an interference due to a coupling capacity between neighbored memory cells and improved in the operational margin of the memory cell.例文帳に追加

隣接メモリセル間の結合容量による干渉の影響を小さくしてメモリセルの動作マージンを向上させた不揮発性半導体記憶装置及びその製造方法を提供すること。 - 特許庁

To provide a semiconductor memory module stacked in a plurality of stages without changing the wiring of each semiconductor memory elements, in a stacked module of a semiconductor having a memory function.例文帳に追加

メモリ機能を有する半導体の積層モジュールにおいて、各半導体メモリ素子の配線を変えることなくしかも複数段に積層させた半導体メモリモジュールを提供することを目的とする。 - 特許庁

In a semiconductor memory device introducing a virtual ground system, when data is read in the serial read system from a selected memory cell MC1, the source line VSL1 of the selected memory cell is set to the ground level.例文帳に追加

仮想グランド方式を採用した半導体記憶装置において、選択されたメモリセルＭＣ１からシリアルリードでデータを読み出す時、選択されたメモリセルのソース線ＶＳＬ１がグランドレベルになる。 - 特許庁

An LBA classification control section 9 in the storage determines the access to the memory 11 from the LBA, and directly accesses and reads data in the memory region of the memory 11 indicated by the LBA.例文帳に追加

記憶装置のＬＢＡ分類制御部９は、そのＬＢＡから、メモリ１１へのアクセスであることを判断し、ＬＢＡが指すメモリ１１のメモリ領域にあるデータを直接アクセスして読み出す。 - 特許庁

In a memory element 1 laminated with a lower electrode 10, a memory layer 20, and an upper electrode 30 in this order, the memory layer 20 has a resistance changing layer 22, and an ion source layer 21 including moving atoms.例文帳に追加

下部電極１０、記憶層２０および上部電極３０をこの順に積層した記憶素子１において、記憶層２０は抵抗変化層２２と、可動原子を含むイオン源層２１とを有する。 - 特許庁

A covariance value calculation circuit 58 calculates the covariance from the average value stored in the memory 52, the face image data read out from the memory 34 and their horizontally inverted face image data and stores the covariance value in a memory 60.例文帳に追加

共分散値計算回路５８は、メモリ５２の平均値と、メモリ３４からの顔画像データ及びその左右反転した顔画像データから共分散値を計算し、メモリ６０に格納する。 - 特許庁

Each data memory 40 includes a bit memory part 42 for retaining the ID data, a fuse part 44 connected in series with the bit memory part 42, and a switch part 46 arranged in parallel with the fuse part 44.例文帳に追加

個々のデータメモリ４０は、ＩＤデータを保持するビットメモリ部４２と、ビットメモリ部４２に直列に接続されるヒューズ部４４と、ヒューズ部４４に並列に配置されるスイッチ部４６とを備える。 - 特許庁

The semiconductor memory apparatus having a memory module equipped with memory and a data bus for transferring data applied on the memory module is characterized in that the data bus is equipped with a low-pass data bus unit for transferring data to the memory module by eliminating high frequency components of the data.例文帳に追加

メモリを備えるメモリモジュール及びこのメモリモジュールに印加されるデータを伝達するデータバスを備える半導体メモリ装置において、データバスはデータの高周波成分を除去してメモリモジュールに伝達する低域データパス部を備えることを特徴とする。 - 特許庁

When detecting that the memory use password is stored in the USB memory 2, the other PC acquires the memory use password from the user, and when the acquired memory use password is proper and the current date are within a valid time, permits the use of the USB memory 2.例文帳に追加

他のＰＣは、ＵＳＢメモリ２にメモリ利用パスワードが格納されていることを検知すると、ユーザからのメモリ利用パスワードを取得し、取得したメモリ利用パスワードが適正であり、現在日時が有効時間内であればＵＳＢメモリ２の利用を許可する。 - 特許庁

To execute an erasure operation to a plurality of all nonvolatile memory circuits only by the same erasure operation as that of a semiconductor memory device with a single nonvolatile memory circuit mounted in a semiconductor memory device with a plurality of nonvolatile memory circuit mounted on one chip.例文帳に追加

１チップに複数の不揮発性メモリ回路を搭載した半導体記憶装置にて、単一の不揮発性メモリ回路を搭載した場合と同じ消去操作だけで複数の不揮発性メモリ回路すべてに対する消去動作を実行できるようにする。 - 特許庁

A memory n-type MIS transistor QM1 formed in a memory region RM on a silicon substrate 1 has a memory source-drain region SD1 including a memory extension regions LD1 formed below both side walls of a memory gate electrode GE1.例文帳に追加

シリコン基板１上のメモリ領域ＲＭに形成されたメモリ用ｎ型ＭＩＳトランジスタＱＭ１は、メモリ用ゲート電極ＧＥ１の両側壁側下に形成されたメモリ用エクステンション領域ＬＤ１を含むメモリ用ソース・ドレイン領域ＳＤ１を有している。 - 特許庁

To reduce the degradation of performance due to the contention of main storage access with image memory access and to adjust memory access performance such as the main storage access and the image memory access in a system LSI and a data processing system having a memory access system of an integrated memory configuration.例文帳に追加

統合メモリ構成のメモリアクセス方式を持つシステムＬＳＩ及びデータ処理システムおいて、主記憶アクセスと画像メモリアクセスとの競合による性能低下を削減し、主記憶アクセス性能や画像メモリアクセス性能などのメモリアクセス性能の調整を行う。 - 特許庁

The memory blocks are coupled to the pipeline logic units by a mesh type crossbar and form a combination of virtual memory banks, and memory blocks in arbitrary given physical memory banks may be allocated to a virtual memory bank for arbitrary specified pipeline logic unit.例文帳に追加

該メモリブロックはメッシュ型クロスバーでパイプライン論理ユニットへ結合されており且つ１組の仮想メモリバンクを形成しており、任意の与えられた物理的メモリバンク内のメモリブロックは任意の特定のパイプライン論理ユニットに対する仮想メモリバンクへ割当てることが可能である。 - 特許庁

To provide a method for accessing and processing a file stored in a sub-memory of portable terminal equipment equipped with a sub-memory and a main memory capable of storing mass storage data wherein the main memory is provided with a buffer which accesses the selected file of the sub-memory for buffering.例文帳に追加

大容量データを保存する補助メモリ及び主メモリを具備して、主メモリは補助メモリの選択されたファイルをアクセスしてバッファリングするバッファを具備する携帯端末機で補助メモリに保存されたファイルをアクセスして処理する方法を提供する。 - 特許庁

In this music contents transfer system, when transferring data from the incorporated memory 13 to the detachable memory 5 of the digital memory player 1, the PC 2 prepares a favorite list file including the capacity of the detachable memory 5 stores on the incorporated memory 13.例文帳に追加

本発明に係る音楽コンテンツ転送システムにおいて、パーソナルコンピュータ２は、内蔵型メモリ１３からデジタルメモリプレーヤ１の脱着型メモリ５へのデータ転送時に、脱着型メモリ５の容量を含むお気に入りリストファイルを作成し、内蔵型メモリ１３に格納する。 - 特許庁

To provide a semiconductor memory device having first and second memory architectures with different structures as memory architectures being able to constitute and in which either of the first and the second memory architectures can be selected by option processing, and a memory system utilizing the device.例文帳に追加

構成可能なメモリアーキテクチャとして、相異なる構造の第１及び第２メモリアーキテクチャを含み、オプション処理により第１及び第２メモリアーキテクチャのうち何れか一つが選択できる半導体メモリ装置及びこれを利用したメモリシステムを提供する。 - 特許庁

To enable collective management of a memory region to be protected in a memory protection method wherein the memory region to be protected is specified by a program via registers even when memory regions to be protected are different between a plurality of jobs by making access to a memory protection controlling unit by the respective jobs impossible.例文帳に追加

プログラムがレジスタを介して保護するメモリ領域を指定するようなメモリ保護方法において、複数のジョブで保護するメモリ領域が異なる場合、それぞれのジョブがメモリ保護制御部にアクセスでき、保護すべきメモリ領域が一括管理できない。 - 特許庁

A subsequent stage signal processing block causes the image stored in the first image memory displayed in a first split display area, the image stored in the second image memory to be displayed in a second split display area, and the image stored in the third image memory to be displayed in a third split display area.例文帳に追加

後段信号処理ブロックが、第１画像メモリに記憶された画像を第１の分割表示領域に表示させ、第２画像メモリに記憶された画像を第２の分割表示領域に表示させ、第３画像メモリに記憶された画像を第３の分割表示領域に表示させる。 - 特許庁

In the flash memory performing write-in and erasion of plural times for each memory cell in a screening test and the like, when erasion-verify is passed at the time of initial write-in/erasion (S105), the number of times of applying of a time required for erasion is stored in a storage region set in a flash memory (S107).例文帳に追加

スクリーニング試験等に複数回の書き込みと消去を各メモリセルに対して行うフラッシュメモリにあって、初回の書き込み・消去の際、消去ベリファイがパスしたとき（Ｓ１０５）、消去に要した印加回数又は時間をフラッシュメモリ内に設定した記憶領域に記憶する（Ｓ１０７）。 - 特許庁

A disk drive, in which a buffer memory having an XOR operation function and a copying function incorporated, writes new data in operation- available mode at the time of XOR operation after reading in old data in the buffer memory in operation-unavailable mode to generate XOR operation data in the buffer memory.例文帳に追加

ＸＯＲ演算機能及びコピー機能を有するバッファメモリを内蔵するディスク装置により、ＸＯＲ演算時、バッファメモリに演算無しモードで旧データを読み込んだ後、新データを演算有りモードで書込むことにより、バッファ上でＸＯＲ演算データが作成される。 - 特許庁

In this IC card 4 which is provided with a rewritable non-volatile memory for executing processing by an application stored in the non-volatile memory, data are temporarily read from the non-volatile memory to a volatile memory(writing buffer), and the data are edited on the volatile memory, and when the data edition is completed, the data are written in the rewritable non-volatile memory.例文帳に追加

この発明は、書き換え可能な不揮発性メモリを有し、この不揮発性メモリに記憶されているアプリケーションにより処理を行うＩＣカードにおいて、不揮発性メモリから、いったん、揮発性メモリ（書き込みバッファ）にデータを読み出して、揮発性メモリ上でデータの編集を行い、データ編集が完了した時点で、書き換え可能な不揮発性メモリに書き込むようにしたものである。 - 特許庁

This semiconductor memory device has memory banks divided into a plurality of blocks, and a signal control section in which an activation signal supplied to a first sense amplifier of a first memory block included in the memory bank is delayed by the prescribed time, this delayed activation signal is supplied to a second sense amplifier of a second memory blocks included in the memory bank.例文帳に追加

半導体記憶装置において、複数のブロックに分割したメモリバンクと、前記メモリバンクに含まれる第１のメモリブロックの第１のセンスアンプに供給される活性化信号を所定の時間だけ遅延させて、前記メモリバンクに含まれる第２のメモリブロックの第２のセンスアンプに対し、この遅延させた活性化信号を供給する信号制御部とを有する構成とする。 - 特許庁

This memory device, which has a programmable memory and a first buffer memory provided to the memory, in which at least one command succeeding to an accessed command is written in the buffer memory at the time of access of the command, is provided with a second buffer memory, in which at least one data succeeding to the accessed data is written at the time of access of data.例文帳に追加

プログラミング可能なメモリと前記メモリに付設された第１のバッファメモリとを有し，指令アクセスの際にアクセスされた指令に続く少なくとも１つの指令が前記バッファメモリに書き込まれるメモリ装置であって，前記メモリ装置には，さらに，データアクセスの場合に，前記アクセスされたデータに続く少なくとも１つのデータが書き込まれる第２のバッファメモリが設けられている。 - 特許庁

Capacity information of other memory blocks 22-25 is written in a memory block 21 of a memory block array 15 having a plurality of memory blocks in which memory cells constituted of nonvolatile transistors are arranged respectively in a matrix state, it is read at batch erasure or at block erasure, and batch erasure or block erasure of memory blocks 22-25 are performed using read capacity information.例文帳に追加

不揮発性トランジスタによって構成されたメモリセルがそれぞれ行列状に配置された複数のメモリブロックを有するメモリブロックアレイ１５の内のメモリブロック２１に、他のメモリブロック２２〜２５の容量情報を書込んでおき、一括消去時またはブロック消去時にそれを読出して、読出した容量情報を用いて、一括消去またはメモリブロック２２〜２５のブロック消去を行うようにした。 - 特許庁

Adjacent two frames are saved in memory areas A1 and A2, the face area is detected by copying a present frame F(i) in the memory area A3 in each 6-frames in consideration of a face area detecting time from the frame, and its position data P(i) are saved in the memory area A4.例文帳に追加

前後する２フレームをメモリ領域Ａ1,Ａ2にセーブし、フレームからの顔領域検出時間を見込んで、６フレーム期間毎に現フレームＦ(i)をメモリ領域Ａ3にコピーして顔領域の検出を行い、その位置データＰ(i)をメモリ領域Ａ4にセーブする。 - 特許庁

To write a system control program in a flash memory by storing the system control programs to be written in the flash memory and a rewrite control program for performing control to write the program in the flash memory in a RAM and by performing the rewrite control program stored in the RAM.例文帳に追加

フラッシュメモリに書き込むシステム制御プログラムとフラッシュメモリにプログラムを書き込むための制御を行う書き換え制御プログラムとをＲＡＭに格納し、ＲＡＭに格納された書き換え制御プログラムを実行して、システム制御プログラムをフラッシュメモリに書き込む。 - 特許庁

To reduce the load on a CPU, and detect and correct the error about data read from a NAND flash memory using hardware in a tone generation section without using a processor in the CPU or flash memory, in a tone generation apparatus in which waveform data is stored in the NAND flash memory and is read out from the flash memory to a waveform memory via a buffer and simultaneously reproduced.例文帳に追加

ＮＡＮＤ型フラッシュメモリに波形データを格納し、そこから波形データをバッファ経由で波形メモリに読出しつつ再生を行う楽音生成装置において、ＣＰＵにかかる負荷を軽減し、フラッシュメモリから読出したデータについてのエラー検出と訂正を、ＣＰＵやフラッシュメモリ内のプロセッサを利用することなく、楽音生成部内のハードウェアを利用して実現できるようにする。 - 特許庁

To minimize a deterioration in the performance of NAND memories and to perform management so as not to cause a useless memory block by individually making access even when there is even one defective block among a plurality of memory blocks in the case of accessing the plurality of memory blocks in parallel in a memory system having a function for accessing the plurality of memory blocks of a plurality of NAND memories in parallel.例文帳に追加

複数のNANDメモリの複数のメモリブロックに対して並列にアクセスする機能を有するメモリシステムにおいて、複数のメモリブロックに対して並列にアクセスする際、複数のメモリブロックのうち１つでも不良ブロックがある場合でも、単独にアクセスすることにより、NANDメモリの性能の低下を最小限に抑制し、かつ、無駄なメモリブロックが発生しないように管理する。 - 特許庁

The semiconductor memory device includes a plurality of memory cell arrays each having a plurality of memory cells which are arranged in a matrix state, and a plurality of cell plate lines each being shared by the plurality of memory cell arrays, each of the cell plate lines corresponding to each of rows of the memory cell and each of the cell plate lines being connected to the memory cells of a corresponding one of rows.例文帳に追加

半導体メモリ装置であって、それぞれが、マトリックス状に配置された複数のメモリセルを有する複数のメモリセルアレイと、それぞれが、前記複数のメモリセルアレイに共通して、前記複数のメモリセルの各行に対応し、対応する行のメモリセルに接続された複数のセルプレート線とを有する。 - 特許庁

A memory access control is coupled to the rate control input and is responsive to the rate control signal, an external memory clock, and the external memory clock for causing the microprocessor to access the external memory in synchronism with the external memory clock when the external memory frequency is either equal to the microprocessor frequency or is one-half the microprocessor frequency.例文帳に追加

メモリアクセス制御は速度制御入力に結合されてかつ速度制御信号、内部マイクロプロセッサクロックおよび外部メモリクロックに応答して外部メモリ周波数がマイクロプロセッサ周波数と等しいかまたはマイクロプロセッサ周波数の２分の１である場合に外部メモリクロックと同期に外部メモリにアクセスすることを引起こす。 - 特許庁

A semiconductor memory device (10) provided with a ferroelectric memory (102) is provided with a nonvolatile memory (103) in which data holding capability under high temperature is higher than a ferroelectric memory (102), and a connection circuit (104) switching connection and non-connection of the ferroelectric memory (102) and the nonvolatile memory (103).例文帳に追加

強誘電体メモリ（１０２）を備えた半導体記憶装置（１０）は、高温下でのデータ保持能力が強誘電体メモリ（１０２）よりも高い不揮発性メモリ（１０３）と、強誘電体メモリ（１０２）と不揮発性メモリ（１０３）との接続及び非接続を切り替える接続回路（１０４）とを備えている。 - 特許庁

A control part 7 reads the threshold level of a second memory cell adjacent to a first memory cell in the memory cell array, decides a correction value corresponding to the threshold level read from the second memory cell, the decided correction value is added to the read level of the first memory cell, and reads the threshold level of the first memory cell.例文帳に追加

制御部７は、メモリセルアレイ内の第１のメモリセルに隣接する第２のメモリセルの閾値レベルを読み出し、前記第２のメモリセルから読み出された閾値レベルに応じた補正値を決定し、前記決定した補正値を前記第１のメモリセルの読み出しレベルに加えて、前記第１のメモリセルの閾値レベルを読み出す。 - 特許庁

When an application program 100 issues a memory allocation request to dynamically secure a data area to be used by itself to a memory access monitoring program 200, the memory area requested by the application program 100 and a memory area for setting an inaccessible attribute are secured in a free memory space as continuous memory areas.例文帳に追加

アプリケーションプログラム100がメモリアクセス監視プログラム200に対して自ら使用するデータ領域を動的に確保するためのメモリ割り当て要求を発行した時、アプリケーションプログラム100が要求したメモリ領域とアクセス不可属性設定用メモリ領域を連続するメモリ領域として空メモリ空間内に確保する。 - 特許庁

At the time of erasing, the control circuit applies a third voltage to a gate of at least one dummy memory transistor in a dummy memory string and applies a fourth voltage lower than the third voltage to a gate of other dummy memory transistor in the dummy memory string in the selected cell unit and the unselected cell unit.例文帳に追加

また、制御回路は、消去動作時、選択セルユニット及び非選択セルユニットにおいて、ダミーメモリストリング中の少なくとも１つのダミーメモリトランジスタのゲートに第３電圧を印加し、ダミーメモリストリング中の別のダミーメモリトランジスタのゲートに第３電圧よりも低い第４電圧を印加する。 - 特許庁