「Main Gate」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

The temple's design resembled that of Shitenno-ji Temple, with the Nanmon (South Gate), Chumon (Central Gate), pagoda, kondo (main hall) and kodo (lecture hall) running in a straight line from south to north. 例文帳に追加

伽藍は、ほぼ南北に通る中軸線上に南から南門・中門・塔・金堂・講堂が一直線上に並んでいる四天王寺式である。 - Wikipedia日英京都関連文書対訳コーパス

On May 3, Nobuyoshi KAIEDA, Seiichiro KINASHI, Hikosaburo MIZUNO and Kiyoshi WATANABE entered into Edo-jo castle from Ote-mon Gate (Main Gate) as representatives of the new government and completed the surrender of Edo-jo castle. 例文帳に追加

4月11日、海江田信義、木梨精一郎、水野彦三郎、渡辺清の4人が新政府代表として大手門より入城し、江戸城の引渡しを終了させた。 - Wikipedia日英京都関連文書対訳コーパス

However, in the Zen schools a shichido garan includes a sanmon gate (main gate), a Buddha hall, a hatto (lecture hall), a sodo (meditation hall or a building dedicated to zazen), a kuin (temple's office or a kitchen), a tosu or a seichin (toilet) and a yokushitsu (bath). 例文帳に追加

ただし禅宗で七堂伽藍というと、山門、仏殿、法堂（はっとう）、僧堂、庫院（くいん）、東司（または西浄〈せいちん〉）、浴室とされる。 - Wikipedia日英京都関連文書対訳コーパス

As for the characteristics of the Nichiren sect, a small hokkedo is built at the beginning, and other structures such as a main hall, a goeido, a kuri, a kyakuden (guest hall), a somon gate, a sanmon gate, five-story pagoda, shukubo (monks' living quarters), etc., are gradually added. 例文帳に追加

日蓮宗の特徴は、最初に小さな法華堂を建立し、次第に結構を整えて、本堂、御影堂、庫裏、客殿、総門、三門、五重塔、宿坊など建立する。 - Wikipedia日英京都関連文書対訳コーパス

In the Horinouchi (inside the moat) where the land on both sides is flat, there was a meeting terrace and samurai houses to the north where Ote-mon Gate (main gate) was, and to the south, Kura (storehouses), Umaya (horse stables), Takabeya (falcon house), and a garden. 例文帳に追加

また、その両側面の平地に設けた堀の内には、大手門のある北側に対面所や武家屋敷を、南側には蔵、馬屋、鷹部屋、庭園を配していた。 - Wikipedia日英京都関連文書対訳コーパス

In addition, some Tenshu were finished by Hameita-bari (a clapped-wood lining) seen on the structures including Kochi-jo Castle Otte-mon Gate (Main Gate), the above-mentioned Nageshi-gata Shikkui-kabe (plaster wall) and Namakokabe (a wall with square tiles jointed with raised plaster) for walls in the cold regions. 例文帳に追加

ほかに、高知城の大手門などに見られる羽目板張り、前述した長押形の漆喰壁や、寒冷地域の壁には海鼠壁（なまこかべ）が用いられることもある。 - Wikipedia日英京都関連文書対訳コーパス

It is said that according to the physiognomy of a house, Ote-mon (main gate) should be located to the south-east of the center of the castle (honmaru or goten), and a corner located to the north-east (direction of demon's gate) of the center of the castle should be removed by carrying out Sumikaki (corner cutting) in order to avoid the influence of the demon. 例文帳に追加

本丸の中心、若しくは、御殿の中心を中央として、大手門を南東に、鬼門となる北東には角を立てずに鬼門除けとなる隅欠きをするとよいといわれていた。 - Wikipedia日英京都関連文書対訳コーパス

It is a simplified type of the structure of the Yakui-mon gate (a gate architecture) with a large roof supported by Kagamibashira (main front pillars) and Hikaebashira (rear support pillars), for which ingenuity was exercised in reducing blind spots for defense by making the roof smaller. 例文帳に追加

鏡柱と控柱を一つの大きな屋根に収める構造の薬医門を簡略化したもので、屋根を小ぶりにして守備側の死角を減らす工夫が施された。 - Wikipedia日英京都関連文書対訳コーパス

To provide an injection mold dispensing with finish work after a gate is cut off from a molded article main body, an injection-molded article, and a gate cutting method.例文帳に追加

成形品本体からゲートを切り離した後の仕上げ作業が不要となるような、射出成形用金型、射出成形品、ゲートカット方法を提供すること。 - 特許庁

The gate electrode of a transistor 542 includes a main section 532 determining a first flat band voltage between the gate electrode and a channel region 512, and a first lateral section 535.例文帳に追加

トランジスタ５４２のゲート電極は、ゲート電極とチャネル領域５１２との間の第１のフラットバンド電圧を決定する主部５３２と第１の側部５３５とを含む。 - 特許庁

Then a field plate 43 is formed covering an upper surface 27a of the gate electrode to a side surface 27b of the gate electrode opposed to the second main electrode and the second ground surface protective film in one body.例文帳に追加

そして、ゲート電極の上側表面27aから、このゲート電極の第２主電極と対向する側の側面27b、第２下地面保護膜に渡って、一体的に被覆するフィールドプレート43が形成されている。 - 特許庁

In a CMOS circuit formed on a substrate 100, a sub gate wiring 102a (a first wiring) and a main gate wiring 107a (a second wiring) are provided on an N-channel TFT.例文帳に追加

基板１００上に形成されたＣＭＯＳ回路において、Ｎチャネル型ＴＦＴにサブゲート配線（第１配線）１０２aとメインゲート配線（第２ゲート配線）１０７aを設ける。 - 特許庁

In a CMOS circuit formed on a substrate 100, N channel type TFT is provided with a subgate wiring (a first wiring) 102a and a main gate wiring (a second gate wiring) 113a.例文帳に追加

基板１００上に形成されたＣＭＯＳ回路において、Ｎチャネル型ＴＦＴにサブゲート配線（第１配線）１０２aとメインゲート配線（第２ゲート配線）１１３aを設ける。 - 特許庁

Moreover, the top of the trench gate conductor layer 4 is made substantially flat or convex, and the top of this trench gate conductor 4 is made equal to or slightly higher than the main face of the semiconductor substrate.例文帳に追加

また、前記トレンチゲート導体層の上面を、略平坦或いは凸状に形成し、このトレンチゲート導体層の上面を、前記半導体基板主面と同等若しくはそれよりも高く形成する。 - 特許庁

To provide a pump gate device for preventing a backflow when removing a pump for a gate, and effectively preventing the deterioration in water cut-off performance by a water flow and refuse of a main river.例文帳に追加

ゲート用ポンプを取り外した際の逆流を防止すると共に、本川の水流やゴミ等による止水性の悪化も有効に防止するポンプゲート装置を提供する。 - 特許庁

Thus, a short circuit between a main electrode 13 and a gate electrode 7 can be prevented, and a distance between contact holes 12 can be set to be smaller than a width of the gate electrode 7.例文帳に追加

このため、主電極１３とゲート電極７との間の短絡を防止しつつ、コンタクトホール１２の間隔を、ゲート電極７の幅よりも、狭く設定することも可能である。 - 特許庁

This semiconductor device comprises a silicon substrate 1, an element isolation insulating film 2, a gate structure formed selectively on a main plane of the silicon substrate 1, and a sidewall 6 formed on a side plane of the gate structure.例文帳に追加

半導体装置は、シリコン基板１と、素子分離絶縁膜２と、シリコン基板１の主面上に選択的に形成されたゲート構造と、ゲート構造の側面上に形成されたサイドウォール６とを備えている。 - 特許庁

The field effect transistor Q2 as a synchronous rectification element is self-driven by the voltage generated in the secondary coil n2 of a main transformer T1, and the gate voltage is supplied from a gate voltage limiting circuit 7.例文帳に追加

整流側同期整流素子としての電界効果型トランジスタＱ２は主トランスＴ１の２次コイルｎ２に発生する電圧で自己駆動されるが、そのゲート電圧はゲート電圧制限回路７から供給される。 - 特許庁

A low concentration layer 11 is formed on the main plane of a semiconductor substrate 1, by forming a gate electrode 7G on the principal plane of a semiconductor substrate 1 and introducing impurities into the semiconductor substrate 1 by using the gate electrode 7G as a mask.例文帳に追加

半導基板１の主面上にゲート電極７Ｇを形成した後、ゲート電極７Ｇをマスクとして不純物を半導体基板１に導入することにより半導体基板１の主面に低濃度層１１を形成する。 - 特許庁

In a field-effect transitor 40, a gate electrode 16 is formed on the channel part 4 on the main surface of one semiconductor island-shaped region 32a through a gate insulating film 15.例文帳に追加

電界効果型トランジスタ４０は、前記一方の半導体島状領域３２ａの主表面側のチャネル部４上にゲート絶縁膜１５を介してゲート電極１６が形成されている。 - 特許庁

The gate oxide film 14 of the sense element 200 is set to be thinner than the gate oxide film 14 of the main element 100, by making the aperture size of the trench small, or by making the trench density large.例文帳に追加

センス素子２００のゲート酸化膜１４は、トレンチの開口サイズを小さく、あるいはトレンチ密度を大きくすることでメイン素子１００のゲート酸化膜１４よりも薄く設定する。 - 特許庁

In the field-effect transistor 40, a gate electrode 16 is formed on the channel part 4 on the main surface of the first semiconductor island-shaped region 32a through a gate insulating film 15.例文帳に追加

電界効果型トランジスタ４０は、第１の半導体島状領域３２ａの主表面側のチャネル部４上にゲート絶縁膜１５を介してゲート電極１６が形成されている。 - 特許庁

Gate electrodes of the first transistor PC1 and the second transistor NC1 are connected to the main bit line MBLj, the gate electrode of the third transistor PD1 is connected to the sub-bit line SBL.例文帳に追加

第１のトランジスタＰＣ１と第２のトランジスタＮＣ１のゲート電極は主ビット線ＭＢＬｊに接続され、第３のトランジスタＰＤ１のゲート電極は副ビット線ＳＢＬに接続される。 - 特許庁

The junction FET 1 has a built-in pn diodes 2, 3 formed on the main face of the n^+ substrate 12 to electrically connect the p^+ layer 9 in the gate region to the gate electrode 14.例文帳に追加

この接合ＦＥＴ１は、さらに、ｎ^＋基板１２の主面に形成され、ゲート領域のｐ^＋層９とゲート電極１４とを電気的に接続するｐｎダイオード２、３を内蔵している。 - 特許庁

In the main scanning, a gate signal 28 is caused to rise simultaneously with the data signal 26, and the gate signal 28 is caused to fall before inversion of the polarity of the data signal 26.例文帳に追加

本走査では、ゲート信号２８をデータ信号２６と同時に立ち上げ、データ信号２６の極性が反転する前にゲート信号２８を立ち下げる。 - 特許庁

To provide an insulated-gate semiconductor device for increasing the breakdown voltage of the main cell region and improving the termination region, and to provide a manufacturing method of the insulated-gate semiconductor device.例文帳に追加

メインセル領域の高耐圧化を図るとともに，終端領域の高耐圧化が図られた絶縁ゲート型半導体装置およびその製造方法を提供すること。 - 特許庁

The contact holes 43 are so formed on the insulating film 48 that the insulating film 48 has a main portion covering each of stripe-shaped gate electrodes 41 and a reinforcement extending in the lengthwise direction of stripe of the gate electrode 41.例文帳に追加

絶縁膜４８がストライプ状の各ゲート電極４１を覆う主部分とゲート電極４１のストライプ幅方向にのびる補強部分とを有するように、絶縁膜４８にコンタクトホール４３を形成する。 - 特許庁

A source/drain area S/D is formed on a substrate 11 at the both sides of a main gate electrode 151 and a side wall(spacer) 161 through a gate insulating film(not shown in the figure) on a P^- area 13 as a body.例文帳に追加

ボディーとしてのＰ^−領域１３上にゲート絶縁膜（図示せず）を介して主ゲート電極１５１、側壁（スペーサ）１６１、両側の基板１１にはソース／ドレイン領域Ｓ／Ｄが形成されている。 - 特許庁

Then, the main CPU 112 sets a signal line L4 to an L level, and receives the acknowledgment signal latched to the output gate C in the order of the signal lines L7 and L5 → the input-output gate A → the signal line L1.例文帳に追加

続いてメインＣＰＵ１１２は、信号線Ｌ４をＬレベルにし、出力ゲートＣにラッチされている確認信号を信号線Ｌ７，Ｌ５→入出力ゲートＡ→信号線Ｌ１の順で受信する。 - 特許庁

The gate length of a gate electrode 37 in the ESD protective element region 10 is less than twice as large as the channel region length of the main-body transistor region 10.例文帳に追加

そして、ＥＳＤ保護素子領域１０におけるゲート電極３７のゲート長が、本体トランジスタ領域１０におけるチャネル領域長の２倍以下である半導体装置を構成する。 - 特許庁

A semiconductor element 20 comprises a first and second main electrodes 21 and 22, and a gate electrode 30 provided on a semiconductor substrate with a gate insulating film interposed therebetween.例文帳に追加

半導体素子２０は、第１および第２の主電極２１、２２と、半導体基板上にゲート絶縁膜を介して設けられたゲート電極３０とを有する。 - 特許庁

To inhibit increase in film thickness calculated in terms of the film thickness of a silicon oxide film as the whole gate insulating film and to constitute an ultrathin gate insulating film containing an insulating film having a high dielectric constant as its main component.例文帳に追加

ゲート絶縁膜全体として、シリコン酸化膜換算膜厚の増加を抑制し、高誘電率を有する絶縁膜を主体とした極薄ゲート絶縁膜を構成すること。 - 特許庁

A plasticated resin material is injected/ packed from a runner 22 on the fixed mold 12 side into a cavity 17 through a tunnel gate 21B and a main gate 21A.例文帳に追加

そして、可塑化された樹脂材料を固定型１２側のランナ２２からトンネルゲート２１Ｂ及びメインゲート２１Ａを介してキャビティ１７内に射出充填する。 - 特許庁

To provide a motor operated gate door device having a good appearance by neatly and compactly arranging a motor-driven device for a gate door device which is capable of storing a door main body in parallel to a passage portion.例文帳に追加

扉本体を通路部と平行に収納し得る門扉装置に対し、電動駆動装置をコンパクトに纏まりよく配設し、美観に富む電動門扉装置を提供する。 - 特許庁

A main current path of a 3rd TR 213 of the same conductivity type and whose gate is connected to the 1st signal line 301 is connected to a gate of the 1st TR 211.例文帳に追加

第１のトランジスタ２１１のゲートには、同じ導電型でゲートが第１の信号ライン３０１に接続された第３のトランジスタ２１３の主電流路を接続する。 - 特許庁

To obtain a MOS-type transistor, which has a high quality gate oxide film for eliminating characteristic instability of which the main cause is the defects in crystallinity of the gate oxide film, and its manufacture.例文帳に追加

ゲート酸化膜の結晶性に関る欠陥が主原因の特性不安定性をなくす高品質のゲート酸化膜を有するＭＯＳ型トランジスタ及びその製造方法を提供する。 - 特許庁

An on-gate current rising rate diG/dt is controlled so that a ratio of (a main current rate of rise di/dt at turn-on)÷(on-gate current rate of rise diG/dt at turn-on) is 1.25 or below.例文帳に追加

（ターンオン時の主電流上昇率ｄｉ／ｄｔ）÷（ターンオン時のオンゲート電流上昇率ｄｉＧ／ｄｔ）で以て与えられる比が１．２５以下となる様に、オンゲート電流上昇率ｄｉＧ／ｄｔを制御する。 - 特許庁

To provide a technique of adjusting the resistance value of the gate resistor of a transistor on the basis of the inter-main-electrode voltage of an insulated gate transistor by a method different from before.例文帳に追加

従来とは異なる手法によって、絶縁ゲートトランジスタの主電極間電圧に基づいてトランジスタのゲート抵抗の抵抗値を調整する技術を提供する。 - 特許庁

This charges the gate of the synchronous rectification element TR3 as well as discharges the gate of the synchronous rectification element TR2, making use of the voltage which is generated in tertiary winding N3 when the main switching element TR1 is switched off.例文帳に追加

主スイッチング素子ＴＲ１がオフする際に三次巻線Ｎ３に発生する電圧を利用して、同期整流素子ＴＲ２のゲートを放電するとともに、同期整流素子ＴＲ３のゲートを充電する。 - 特許庁

The gate and emitter of the IGBT of each IGBT module 21 are connected to a gate signal-generating circuit mounted on a base part 11A in the connecting terminal section 12 of a junction 11B of a main printed board 11.例文帳に追加

各ＩＧＢＴモジュール２１のＩＧＢＴのゲート、エミッタは、主プリント基板１１の接合部１１Ｂの主接続端子部１２において基部１１Ａに実装されたゲート信号発生回路に接続される。 - 特許庁

If the main CPU 112 judges a prize-wining status, it transmits a control command instructing a prize-winning ball to be paid-out in the order of a signal-line L1 → an input-output gate A → signal lines L5 and L6 → an input gate B.例文帳に追加

メインＣＰＵ１１２は入賞と判定すると、賞球払出を指示する制御コマンドを信号線Ｌ１→入出力ゲートＡ→信号線Ｌ５，Ｌ６→入力ゲートＢという順序で送信する。 - 特許庁

The MISFET comprises a main gate 15 formed on the surface of the channel body in order to form a channel, and an auxiliary gate of an n^+ type layer 18 being coupled capacitively with the rear surface through the insulating film 12.例文帳に追加

ＭＩＳＦＥＴは、チャネルボディの表面に形成されたチャネルを形成するための主ゲート１５と、裏面に対して絶縁膜１２を介して容量結合するｎ^+型層１８からなる補助ゲートを有する。 - 特許庁

Furthermore, the main current path of a 4-th TR 214 of the same conductivity type and whose gate is connected to the 2nd signal line 302 is connected to a gate of the 2nd TR 212.例文帳に追加

また、第２のトランジスタ２１２のゲートには、同じ導電型でゲートが第２の信号ライン３０２に接続された第４のトランジスタ２１４の主電流路を接続する。 - 特許庁

If the main CPU 112 judges a winning prize status, it transmits a control command commanding one winning-prize ball to be paid-out in the order of a signal-line L1 → an input-output gate A → signal lines L5 and L6 →an input gate B.例文帳に追加

メインＣＰＵ１１２は入賞と判定すると、１個の賞球払出しを命令する制御コマンドを信号線Ｌ１→入出力ゲートＡ→信号線Ｌ５，Ｌ６→入力ゲートＢという順序で送信する。 - 特許庁

The gate part 3 is a part used as a passage for injecting molten plastic at the time of molding, and comprises a shell part 4 forming a main part of the gate part 3, a projecting part 5A formed projectingly on the shell part 4, and a cut end 6.例文帳に追加

ゲート部３は、成形時に溶融プラスチックを注入する流路となっていた部分であり、ゲート部３の主要部をなす胴部４と、かかる胴部４に突出形成された凸部５Ａと、切断端６とで構成されている。 - 特許庁