意味 | 例文 (837件) |
Main Gateの部分一致の例文一覧と使い方
該当件数 : 837件
An inner diameter of the stopper main body 11 is larger than an outer diameter of a cylinder part 41, so the stopper main body 11 is capable of containing part of the cylinder part 41 when a rear gate is closed.例文帳に追加
ストッパ本体11の内径はシリンダ部41の外径よりも大きいので、リアゲート閉塞時にストッパ本体11はシリンダ部41の一部を収容することが可能である。 - 特許庁
A control terminal G is included to be coupled to gate voltage means adapted to provide a control voltage Vg, which controls the flow of carriers e flowing from a first main terminal S into a second main terminal D1.例文帳に追加
制御端子(G)は、第1の主端子(S)から第2の主端子(D1)に流れるキャリア(e)の流れを制御する制御電圧(Vg)を供給するように構成されたゲート電圧手段に結合されるように含まれている。 - 特許庁
The transistor for control is turned on under the control of the drain voltage of the main transistor as the source potential of the transistor for control to realize feedback control from the drain of the main transistor to the gate voltage of the main transistor.例文帳に追加
制御用トランジスタのソース電位でもある主トランジスタのドレイン電圧により制御用トランジスタの導通を制御することにより、主トランジスタのドレインから主トランジスタのゲート電圧への帰還制御を実現する。 - 特許庁
After a lower layer conductive film 3a is formed, which constitutes a part of a floating gate electrode formed on the main surface of a semiconductor substrate 1, an insulating film 6 is deposited on the main surface of the semiconductor substrate 1 by using a CVD method or the like, and the inside of a recess on the main surface of the semiconductor substrate 1 is filled completely.例文帳に追加
半導体基板1の主面上に形成された浮遊ゲート電極の一部を構成する下層導体膜3aを形成した後、半導体基板1の主面上に絶縁膜6をCVD法等によって堆積して、半導体基板1の主面上の窪み内を完全に埋め込む。 - 特許庁
This handrail is provided with the gate-shaped main frame having a pair of leg parts, which can be fixed on the floor surface, and the beam part linking a pair of leg parts and the armrest frame attached on the main frame and the beam part of the main frame is composed of a plurality of detachable partial frames.例文帳に追加
床面に固定可能な一対の脚部と、前記一対の脚部を連結する梁部とを有する門型の本体フレームと、本体フレームに取り付けられたアームレストフレームとを備え、本体フレームの梁部が着脱可能な複数の部分フレームから成る。 - 特許庁
The image display device has two liquid crystal display panels of a first liquid crystal display panel (main panel) and a second liquid crystal display panel (sub panel), with different display data quantities from each other and has a drain driver and a gate driver in the main panel side, so that the main panel and the sub panel can display videos selectively or simultaneously.例文帳に追加
表示データ量が異なる第1の液晶表示パネル(メインパネル)と第2の液晶表示パネル(サブパネル)の二つの液晶表示パネルと、メインパネル側にドレインドライバとゲートドライバを有して、メインパネルとサブパネルを択一的または同時的に映像の表示を可能とした。 - 特許庁
A gate electrode 127 at a pixel is set to be in a three-layer structure, comprising a material film 108a with W as a main constituent, a material film 108b with Al as a main constituent, and a material film 108c with Ti as a main constituent for reducing the resistance in wiring.例文帳に追加
画素部のゲート電極127をWを主成分とする材料膜108aと、Alを主成分とする材料膜108bと、Tiを主成分とする材料膜108cとの3層構造として配線の低抵抗化を図るものである。 - 特許庁
The vacuum type sewerage system has a vacuum sewage pipe in which a branch pipe 1B merges with a main pipe 1, and is provided with the valve 10 for the vacuum sewerage having the function as the gate valve and the function as the check valve, at an upstream side of the main pipe 1 of a merging part at which the branch pipe 1B merges with the main pipe 1.例文帳に追加
枝管1Bが本管1に合流する真空下水管を有する真空式下水道システムであって、枝管1Bが本管1に合流する合流部の本管1の上流側に仕切り弁機能と逆止弁機能を備えた真空下水道用弁10を設けた。 - 特許庁
When visitors climb the stone steps from the side of Miei-do Hall of Chion-in, at the left-hand side is the entrance to the Honen-byo Grave, at the face is the entrance to the general graveyard of Chion-in and at the right-hand side is the Sanmon gate (temple gate) of Isshin-in; the Hondo (main hall) of Isshin-in is located at the upper tier of Daibonsho (a large Buddhist temple bell). 例文帳に追加
知恩院の御影堂脇から石段を登ると、左側が法然廟入り口、正面が知恩院総墓地入り口、右側が一心院の山門であり、一心院本堂は知恩院大梵鐘の上段に位置する。 - Wikipedia日英京都関連文書対訳コーパス
The "bangashira" or "banto" at a samurai family enjoyed the highest status and reputation in the military sector and was called the "oban gashira" chiefly during the Edo shogunate, serving as the head of security for Ote-mon Gate (Main Gate) of the Edo Castle, as well as a captain in charge of the bakufu troop and of the cavalry in times of war or military campaign. 例文帳に追加
武家における番頭(ばんがしら・ばんとう)とは、主に江戸幕府にあっては大番頭と呼ばれ、平時は江戸城大手門をはじめ、江戸城の警備隊長として、また有時及び行軍に際しては幕府軍の備並びに騎馬隊指揮官(侍大将)として、番方(軍事部門)で最高の格式を誇った。 - Wikipedia日英京都関連文書対訳コーパス
The Heian-jingu Shrine, founded in1895, was a reconstruction of the chodoin in Heian-kyo on a smaller scale, and the main gate of the chodoin such as Oten-mon Gate and daigokuden were restored with the bright red colorant of Bengala, tiled roofs, foundation and pillars. 例文帳に追加
1895年(明治28年)に創建された平安神宮は平安京朝堂院の施設を縮小復元したものとなっており、朝堂院の正門である応天門や大極殿などがベンガラによる鮮やかな朱色塗りと瓦屋根、礎石列柱をもって復元されている。 - Wikipedia日英京都関連文書対訳コーパス
Azimuth calculation processing in the main arithmetic processing section 130 is performed, only on a distance gate and a frequency gate where a target is detected by target determination processing to significantly reduce the computational complexity performed in azimuth calculation processing.例文帳に追加
また、主演算処理部130における方位算出処理は、ターゲット判定処理でターゲットが検出された距離ゲートおよび周波数ゲートに対してのみ行わせるようにすることで、方位算出処理で行う演算量を大幅に低減している。 - 特許庁
To provide a chromatograph control device capable of calculating a concentration reanalysis by properly changing the gate time for the peak of a chromatogram and reflecting the gate time setting based on the calibration result and reanalysis calculation result on the chromatograph main body.例文帳に追加
クロマトグラムのピークに対するゲート時間を適宜変えて濃度再解析演算を行うことができ、校正結果や再解析演算結果に基づくゲート時間設定をクロマトグラフ本体に反映させるようにしたクロマトグラフ制御装置を提供する。 - 特許庁
The gate electrode 31 is formed in a trench 33 located in a main operation area 51 of a semiconductor substrate 50, and a gate electrode 31 and a non-conductive floating electrode 32 are formed in a trench 34 located the subsidiary operation area 52 the semiconductor substrate 50.例文帳に追加
半導体基板50の主動作領域51にあるトレンチ33にゲート電極31を形成し、半導体基板50の副動作領域52にあるトレンチ34にゲート電極31と非導通のフローティング電極32を形成する。 - 特許庁
The data line of this non-volatile semiconductor memory device is composed of an inversion layer formed on the main plane of the semiconductor substrate 1 to which the auxiliary gate 9 faces when a desired electric voltage is impressed to the auxiliary gate 9, and the n-type diffusion layer 3.例文帳に追加
この不揮発性半導体記憶装置のデータ線は、補助ゲート9に所望の電圧を印加した際にその補助ゲート9が対向する半導体基板1の主面部分に形成される反転層と、上記n型拡散層3とで構成される。 - 特許庁
Moreover, a plurality of gate fingers 6b are extensively allocated to hold the forming region SDR toward the forming region SDR of the Schottky barrier diode D1 at the center from the gate finger 6a at the area near both longer sides at the main surface of the semiconductor chip 5b.例文帳に追加
また、半導体チップ5bの主面の両長辺近傍のゲートフィンガ6aから中央のショットキーバリアダイオードD1の形成領域SDRに向かって、その形成領域SDRを挟み込むように複数本のゲートフィンガ6bを延在配置した。 - 特許庁
The sub stack body 6 including: an insulating layer 5X which is arranged adjacent to a gate insulating layer 4; and a semiconductor layer 5Y which is not arranged adjacently, is disposed on the gate insulating layer 4 in the same process as that of a main stack body 5 of a TFT 11.例文帳に追加
この副積層体6は、ゲート絶縁層4に隣接する絶縁層5Xおよびそれに隣接しない半導体層5Yを含んでおり、ゲート絶縁層4の上にTFT11の主積層体5と同一工程において形成されている。 - 特許庁
In the Y direction which is in parallel with the main surface 1a, a trench 5 is formed so as to penetrate the P-type base region 2 from the N+ type source region 3, and a gate electrode 7 is formed on the surface of the trench 5 via a gate oxide film 6.例文帳に追加
そして、主表面1aと平行を成すY方向において、n^+型ソース領域3からp型ベース領域2を貫通するようにトレンチ5を形成し、トレンチ5の表面にゲート酸化膜6を介してゲート電極7を形成する。 - 特許庁
In the case of extending an image in the main scanning direction, picture data are passed from a CCD board 300 through the gate (b) of a selector 1, written/read out in/from a FIFO memory 4 and written in a memory 26 built in a variable power unit 5 from the gate (b) of a selector 2.例文帳に追加
主走査方向の画像の拡大処理時に、画像データはCCDボード300から、セレクタ1のゲートbを通過し、FIFOメモリ4に書込・読出され、セレクタ2のゲートbから、変倍ユニット5に設けられたメモリ26に書き込まれる。 - 特許庁
A gap-insulating film and a gate electrode 17 are formed on the main face of a semiconductor substrate 1, and a sidewall 21 is formed on substrate sidewall, and the semiconductor substrate 1 is oxidized in a state such that a cap-insulating film is present on the gate electrode 17 and a silicon oxide film 22 can be formed.例文帳に追加
半導体基板1の主面上にキャップ絶縁膜およびゲート電極17、その側壁にサイドウォール21を形成し、ゲート電極17上にキャップ絶縁膜が存在する状態で半導体基板1を酸化してシリコン酸化膜22を形成する。 - 特許庁
Midway of the gate input signal of a PMOS transistor(TR) PM1 of a main driver section 22 transiting from H level to L level, an inverter 20 makes NMOS TRs Ng21,..., Ng2X conductive to charge up a gate capacitance of the PMOS TR PM1.例文帳に追加
メインドライバ部22のPMOSトランジスタPM1のゲート入力信号が“H”レベルから“L”レベルに遷移する途中で、インバータ26によりNMOSトランジスタNg21,…,Ng2Xをオンさせ、PMOSトランジスタPM1のゲート容量を充電させる。 - 特許庁
The process comprises, as main components, 1) a process for manufacturing a removable side wall for manufacturing the ultra-short channel and the side wall control gate with or without a step structure, and 2) the formation of the control gate, by self-alignment, on a storage nitride film and the impurity film.例文帳に追加
本プロセスで用いられる主要素は、1)ステップ構造を有するか、または無しで、超短チャネルおよびサイドウォール制御ゲートを製造するための、除去可能なサイドウォールの製造プロセス、および2)蓄積窒化膜および不純物膜上の制御ゲートの自己整合による形成である。 - 特許庁
The system A (main system) and system B (slave system) are connected together by a communication line, a write gate 5 is connected to a memory 3, and the write gate 5 can be brought under ON/OFF control by the system B through the communication line.例文帳に追加
システムA(主システム)とシステムB(従システム)とは通信ラインによって接続されており、メモリ3には書込ゲート5が接続されると共に、この書込ゲート5はシステムBによって通信ラインを介して開閉制御ができるようになっている。 - 特許庁
To constitute a gate drive circuit for driving a main switching element having an MOS gate structure, as an insulating type circuit, which can prevent unnecessary vibration resulting from an input capacity to attain a reduction in a drive loss accompanying higher frequency.例文帳に追加
MOSゲート構造を有する主スイッチング素子を駆動するゲート駆動回路において、入力容量に起因する不要振動を防止し、高周波化に伴う駆動損失の低減を可能とするゲート駆動回路を絶縁型にて構成すること。 - 特許庁
A trench 23 is formed at a silicon wafer with a surface (110) as a main surface so as to expose a surface (001) vertical to the surface (110) to a trench side wall, and a gate electrode 24 is formed in this trench 23 through a gate oxide film 25.例文帳に追加
(110)面を主面とするシリコンウェハに、(110)面に垂直な(001)面がトレンチ側壁に露出するようにトレンチ23を形成し、このトレンチ23の中にゲート酸化膜25を介してゲート電極24を形成する。 - 特許庁
Thus, just after the switching to turn-off of the MOSFET, a changing speed of the gate voltage is kept high at a lower resistance by both the resistor means and then the changing speed of the gate voltage is relaxed in proper timing depending on the terminal voltage and the main current.例文帳に追加
これにより、MOSFETターンオフ切替え直後は両抵抗手段による低い抵抗値でゲート電圧の変化速度を高く保持し、その後端子電圧値と主電流値に応じて適切なタイミングでゲート電圧の変化速度を緩和する。 - 特許庁
To provide a gate overturn preventing device capable of easily adjusting the relative vertical position of a wheel and an engagement tool during construction work or using, lightly and smoothly opening and closing the gate main body while preventing lateral shifting in opening/closing, and preventing damage due to biting in opening/closing.例文帳に追加
施工時、使用中等に車輪と係合具との相対的上下位置を容易に調整できると共に、門扉本体の開閉時に横ずれを防止しながら軽く円滑に開閉でき、開閉時の咬み込み等による損傷を防止できる門扉の転倒防止装置を提供する。 - 特許庁
The memory gate electrode 11i includes a vertically extending portion extending along the side wall of the control gate electrode 12 and a horizontally extending portion extending along the main surface when viewed from a cross-sectional surface, and has an L-shape formed by continuation of both the portions.例文帳に追加
メモリゲート電極11iは横断面で見たときに、コントロールゲート電極12の側壁に沿うように延在する縦延在部分と上記主表面に沿うように延在する横延在部分とを含み、両者が連続することによってL字形状をなしている。 - 特許庁
In the switching power supply device, an integrated circuit comprising a resistance element 24 and a capacitor 25 is arranged between a control winding 12c of a transformer 12 and a gate of FET 11 which is the main switching element, so that the gate voltage of the FET 11 can rise slowly, resulting in FET 11 activation being delayed.例文帳に追加
このスイッチング電源装置では、トランス12の制御巻線12cと主スイッチング素子であるFET11のゲートとの間に、抵抗素子24およびコンデンサ25からなる積分回路を設け、FET11のゲート電圧の立上がりをなまらせて、FET11がオンするのを遅延させる。 - 特許庁
In the barrel with grip provided with the grip part 30 on the outer periphery of a barrel main body 10 by double forming, the traces of gate 31 are formed on the end face of the grip part 30 whereby the projected or the recessed traces 31 of gate will not be exposed on the outer peripheral surface of the grip part 30.例文帳に追加
軸筒本体10の外周に二重成形によってグリップ部30が設けられたグリップ付き軸筒において、前記グリップ部30の端面にゲート跡31を形成することにより、グリップ部30の外周面に凸状又は凹状のゲート跡31を露出させない。 - 特許庁
The nonvolatile semiconductor memory device main part 12 comprises a tunnel oxide film 2 laminated on the surface of the P well 9, a floating gate 3, a capacitance insulating film 5 and a control gate 4, and a drain diffused layer 6 and a source diffused layer 7 formed in the surface of the P well 9 in both side positions thereof.例文帳に追加
不揮発性半導体記憶装置主部12は、Pウエル9の表面に積層したトンネル酸化膜2、浮遊ゲート3、容量絶縁膜5および制御ゲート4と、これらの両側位置でPウエル9の表面に形成したドレイン拡散層6およびソース拡散層7とからなる。 - 特許庁
The main motor drive 27 is provided with an inverter part 29 to bi-directionally convert AC, DC and a gate timing signal generating part 30 to generate a gate timing signal to the inverter part 29 corresponding to a state of power on/off of a power source 16 detected by a power interruption circuit 28.例文帳に追加
メインモータドライブ27は、直流、交流双方向の変換を行うインバータ部29と、停電検出回路28で検出される電源16の通電又は停電の状態に応じてインバータ部29へのゲートタイミング信号を発生させるためのゲートタイミング信号生成部30を備える。 - 特許庁
To provide an opening and shutting control method of a sluice gate and an opening and shutting control system thereof for making the appropriate opening and shutting control of a sluice by accurately detecting the opening and shutting timing of the sluice gate, which is put in a position between the main stream and tributary of a river or between river, channel, canal or the like.例文帳に追加
河川の本支流間や海と河川・水路・運河等の間に設置された水門の開閉タイミングを的確に検知して、水門の適切な開閉制御を行うための水門開閉制御方法及び水門開閉制御システムを提供すること。 - 特許庁
The drain region 17 is composed of an extension 17a provided with an overlap 2 which overlaps with the floating gate electrode 16 in the direction vertical to the surface of the substrate 10 and a drain region main body 17b which scarcely overlaps with the floating gate electrode 16.例文帳に追加
ドレイン領域17は、浮遊ゲート電極16と基板面に垂直方向に重なる重なり部分2を持つエクステンション部17aと、浮遊ゲート電極16とほとんど重なり部分2を持たないドレイン領域本体部17bとから構成されている。 - 特許庁
The transistor QR as a pair n+-type semiconductor areas (a source area and a drain area) 13 and 13 formed on the main surface of a substrate 1, and first gate electrodes 5a formed on the paths of the areas 13 and 13 through first gate insulating films 4.例文帳に追加
読み出しMISトランジスタQ_Rは、基板1の主面に形成された一対のn^+型半導体領域(ソース領域、ドレイン領域)13、13と、n^+型半導体領域13、13のパス上に第1ゲート絶縁膜4を介して形成された第1ゲート電極5aとを有している。 - 特許庁
After a MOS type transistor having a gate insulating film 14, a gate electrode layer 16, a source region 24, and a drain region 26 is formed on one main surface of a silicon substrate 10, an interlayer insulating film 28 is formed to cover the transistor.例文帳に追加
シリコン基板10の一方の主面には、ゲート絶縁膜14、ゲート電極層16、ソース領域24及びドレイン領域26を有するMOS型トランジスタを形成した後、このトランジスタを覆って層間絶縁膜28を形成する。 - 特許庁
On the main face of the same semiconductor substrate IS, a gate insulating film 4a of an inside circuit area ICA is made a high dielectric film, and a gate insulating film 3a of an input and output circuit area I/O is made an oxidation silicon film or a nitriding silicon film.例文帳に追加
同一の半導体基板1Sの主面上において、内部回路領域ICAのゲート絶縁膜4aは高誘電体膜とし、入出力回路領域I/Oのゲート絶縁膜3aを酸化シリコン膜または酸窒化シリコン膜とした。 - 特許庁
This pump device is provided with a pump casing 11 pump having an axial flow pump 17 capable of going up and down installed thereon via a slide member 14 fitted from an upper part in such a manner of holding two guide pipes 13 rising in parallel with a gate door main body 8 at a pump gate 3 from outside.例文帳に追加
ポンプゲート3におけるゲート扉本体8に平行に立設された2本のガイドパイプ13に対し、外側から挟み込むように上方から嵌合されるスライド部材14を介して昇降可能な軸流ポンプ17が装着されたポンプケーシング11ポンプを備える。 - 特許庁
Each of the field-effect transitor cells 20 has a structure of a MOSFET and a drain region 2 and a source region 3 are formed on the main surface of the P-type silicon substrate 1 with spacing and a gate electrode 16 is formed on the channel part 4 between both regions 2, 3 through a gate insulating film 5.例文帳に追加
各電界効果型トランジスタセル20は、MOSFETの構造を有し、p形シリコン基板1の主表面側にドレイン領域2とソース領域3とが離間して形成され、両領域2,3間のチャネル部4上にゲート絶縁膜5を介してゲート電極16が形成されている。 - 特許庁
This elevator controlling device is provided with a current detecting means 11 that detects currents flowing in the snubber circuits 41a, 41b when a main semiconductor element used in an inverter for an elevator is switched off, and a controlling means 15 that controls the gate resistances of variable gate resistors 40a, 40b.例文帳に追加
エレベーターのインバータに使用する主半導体素子のスイッチングオフ時にスナバ回路41a、41bに流れる電流を検出する電流検出手段11と、可変ゲート抵抗部40a、40bのゲート抵抗値を制御する制御手段15とを備える。 - 特許庁
Midway of a gate input signal of a PMOS transistor NM1 of the main driver section 22 transiting from L level to H level, an inverter 27 makes PMOS TRs Pg21,..., Pg2X conductive to charge up the gate capacitance of the NMOS TR NM1.例文帳に追加
メインドライバ部22のNMOSトランジスタNM1のゲート入力信号が“L”レベルから“H”レベルに遷移する途中でインバータ27によりPMOSトランジスタPg21,…,Pg2Xをオンさせ、NMOSトランジスタNM1のゲート容量を放電させる。 - 特許庁
Thus, a decouping capacitor formed of the field dummy areas, the gate insulating film dummy patterns 21a and the gate electrode dummy patterns 31a in the p- well 23 is connected to a main electronic circuit in parallel, by using the dummy pattern used in the CMP process.例文帳に追加
上記の構成により、CMP工程において用いられるダミーパターンを利用することによって、p^-ウェル23内のフィールドダミー領域、ゲート絶縁膜ダミーパターン21aおよびゲート電極ダミーパターン31aからなるデカップルコンデンサが主たる電子回路に並列に接続されることとなる。 - 特許庁
The thin-film transistor comprises an oxide semiconductor thin-film layer composed of zinc oxide as the main component, deposited on a substrate, and forming a channel; a gate insulating film; and a gate electrode at least, wherein hydrogen is contained at least in the oxide semiconductor thin-film layer.例文帳に追加
基板上にチャネルとして形成される酸化亜鉛を主成分とする酸化物半導体薄膜層と、ゲート絶縁膜と、ゲート電極とを少なくとも有し、該酸化物半導体薄膜層中に水素を少なくとも含有することを特徴とする薄膜トランジスタである。 - 特許庁
The die pad 5 is made to come in contact with a supporting part 10 when the lead frame 4 is placed on a lower die 1, the lower die 1 and an upper die 2 are clamped, melting resin 11 is injected into a main cavity 8 from the pin gate 9 and cured, and the lower die 1 and the upper die 2 are opened for gate braking.例文帳に追加
下型1にリードフレーム4を載置する際に支持部10上にダイパッド5が接触するようにし、下型1と上型2とを型締めし、ピンゲート9から主キャビティ8に溶融樹脂11を注入して硬化させ、下型1と上型2とを型開きしてゲートブレークする。 - 特許庁
The device includes a silicon pillar 12 that is formed almost perpendicularly to a main surface of a substrate 10, first and second impurity diffused layers 14, 16 that are arranged in a lower part and an upper part of the silicon pillar 12, respectively, a gate electrode 18 that is arranged penetrating the silicon pillar 12 horizontally, and a gate insulating film 20 that is arranged between the gate electrode 18 and the silicon pillar 12.例文帳に追加
基板10の主面に対してほぼ垂直に形成されたシリコンピラー12と、シリコンピラー12の下部及び上部にそれぞれ設けられた第1及び第2の不純物拡散層14,16と、シリコンピラー12を水平方向に貫いて設けられたゲート電極18と、ゲート電極18とシリコンピラー12との間に設けられたゲート絶縁膜20とを備える。 - 特許庁
The semiconductor device is provided with a gate insulating film 13 formed of pyro ceramics which has an amorphous matrix layer 22 arranged on the main surface of the silicon substrate 11, and crystal 21 of the high dielectric constant dispersed in the amorphous matrix layer; and with a gate electrode 14 disposed on the gate insulating film.例文帳に追加
半導体装置は、シリコン基板11の主表面上に設けられたアモルファスマトリックス層22と前記アモルファスマトリックス層中に散在された高誘電率の結晶体21とを備えたパイロセラミクスにより形成されたゲート絶縁膜13と、前記ゲート絶縁膜上に設けられたゲート電極14とを具備している。 - 特許庁
A MONOS element 71 comprises a first gate insulating film 111 so formed on a main surface 1f as to be positioned above an n-type well region 2n, a first gate electrode 51 provided on the first gate insulating film 111, and a pair of p-type impurity regions 33 and 36 constituted of a p-type impurity region.例文帳に追加
MONOS素子71は、n型ウェル領域2n上に位置するように主表面1f上に形成された第1のゲート絶縁膜111と、第1のゲート絶縁膜111上に設けられた第1のゲート電極51と、p型不純物領域により構成される1対のp型不純物領域33および36とを含む。 - 特許庁
Then widths W_C1 and W_C2 of first and second overlap regions 29a and 29b where the first and second main electrodes overlap with the active region, respectively, in a gate width direction 31 are ≥10 times as large as a width W_G of a third overlap region 35 where the gate electrode overlap with the active region in the gate width direction.例文帳に追加
そして、第1及び第2主電極と活性領域とが重なる第1及び第2重なり領域29a及び29bの、ゲート幅方向31に沿った幅W_C1及び幅W_C2は、ゲート電極と活性領域とが重なる第3重なり領域35の、ゲート幅方向に沿った幅W_Gの10倍以上である。 - 特許庁
The semiconductor device 100 includes: a semiconductor substrate 2; a diffusion layer 4 provided in the semiconductor substrate; a gate insulation film 12 provided on the semiconductor substrate; a gate electrode 14 provided on the gate insulation film; and a Ni silicide layer 8 selectively provided on the diffusion layer, wherein a metal cap film 18 having Co as a main component is selectively provided on the Ni silicide layer 8.例文帳に追加
半導体装置100は、半導体基板2と、半導体基板内に設けられた拡散層4と、半導体基板上に設けられたゲート絶縁膜12と、ゲート絶縁膜上に設けられたゲート電極14と、拡散層上に選択的に設けられたNiシリサイド層8と、を含み、Niシリサイド層8上にはCoを主成分とするメタルキャップ膜18が選択的に設けられている。 - 特許庁
When writing redundancy, the redundancy sub bit line RSB and a main bit line MBL are coupled in a select gate region SGA2 and when reading the redundancy, the redundancy sub bit line RSB and the redundancy bit line RBL are coupled in the redundancy gate region RGA of the same layout as the layout of the select gate region SGA.例文帳に追加
冗長書込時には、セレクトゲート領域SGA2にて、冗長サブビット線RSBとメインビット線MBLとが結合され、冗長読出時には、セレクトゲート領域SGAと同レイアウトの冗長ゲート領域RGAにて、冗長サブビット線RSBと冗長ビット線RBLとが結合される。 - 特許庁
意味 | 例文 (837件) |
本サービスで使用している「Wikipedia日英京都関連文書対訳コーパス」はWikipediaの日本語文を独立行政法人情報通信研究機構が英訳したものを、Creative Comons Attribution-Share-Alike License 3.0による利用許諾のもと使用しております。詳細はhttp://creativecommons.org/licenses/by-sa/3.0/ および http://alaginrc.nict.go.jp/WikiCorpus/ をご覧下さい。 |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |