「Main Gate」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

A bolt hole 54 of a hub bolt, a main gate position indicating portion 56 and an auxiliary gate position indicating portion 58 respectively having the different shapes, are formed on a flange portion 24 of the disc rotor 12.例文帳に追加

ディスクロータ１２のフランジ部２４にハブボルトのボルト穴５４と、主堰位置指示部５６および補助堰位置指示部５８を互いに異なる形状で形成する。 - 特許庁

The gate device is also provided with source region 216 which are heavily doped to first conductivity-type by selective implantation and formed adjacent to the trench gate 213 and more heavily doped main body regions 217 in the upper parts of the second conductivity-type well layers 215.例文帳に追加

又、選択的な注入によりトレンチゲート２１３に隣接して第１導電型に重くドープしたソース領域２１６と第２導電型ウエル層２１５上部により重くドープした本体領域２１７を設ける。 - 特許庁

To provide a gate valve and a control device not causing wear of a gate valve main body and loss of a seal without requiring attention to installation and operation as their constitution is simple.例文帳に追加

構成が複雑で、取り付けや操作に注意を要する上、ゲートバルブ本体の損耗やシールの損失を生じ易いという従来のゲートバルブおよび同制御装置の欠点を解消する。 - 特許庁

A side wall 9 is nearly L-shaped in cross section, and equipped with a vertical part brought into contact with the sides of a gate electrode 8 and a gate insulating film 7, and a base brought into contact with the one main surface of a semiconductor substrate 1.例文帳に追加

ゲート電極８の側面およびゲート絶縁膜７の側面に接する垂直部と、半導体基板１の一主面に接する底部とを有する縦断面が略Ｌ字型状のサイドウォール９が形成されている。 - 特許庁

A gate device 4 is arranged in a harness or a terminal part connecting a main substrate 1 and a sub substrate 2, and the gate device is controlled by a sub ROM exchanging detecting device 3.例文帳に追加

メイン基板１とサブ基板２を接続するハーネス又は端子部分にゲート装置４を設けるとともに、このゲート装置をサブＲＯＭ交換検出装置３により制御する。 - 特許庁

The load MISFET has a vertical structure in which a gate electrode 23 is disposed on a side face of a laminated structure P extended in the direction perpendicular to a main surface of a semiconductor substrate 1 via a gate insulating film 22.例文帳に追加

負荷用ＭＩＳＦＥＴは、半導体基板１の主面に垂直な方向に延在する積層構造体Ｐの側面にゲート絶縁膜２２を介してゲート電極２３を配置した縦型構造を有している。 - 特許庁

The bidirectional switch includes: a main switch which is a bidirectional switch; a means for controlling a gate-source voltage of the main switch based on a drain voltage and a source voltage of the main switch; and a switch driver for applying a voltage to a gate terminal of the main switch via the control means.例文帳に追加

双方向スイッチであるメインスイッチと、上記メインスイッチのゲート-ソース間電圧を、上記メインスイッチのドレイン電圧、ソース電圧に基づいて制御する手段と、上記制御手段を介して上記メインスイッチのゲート端子に電圧を印加するスイッチドライバとを備えている双方向スイッチを構成する。 - 特許庁

For its buildings, the main hall, the front gate (main gate), the ticket office and sodebei (outside wall) were designated as important cultural properties in 1969 as "the Former Imperial Museum of Kyoto," and the Technical Materials Center (Kyu Onshi Kyoto Hakubutsukan Chinretsuhin Shunoyo Soko) was designated as a national cultural facility in 2008. 例文帳に追加

また建物自体も、本館、表門（正門）、同札売場及び袖塀が1969年（昭和44年）、「旧帝国京都博物館」として国の重要文化財に指定されており、技術資料参考館（旧恩賜京都博物館陳列品収納用倉庫）が2008年（平成20年）、国の登録有形文化財に登録されている。 - Wikipedia日英京都関連文書対訳コーパス

A diode 40 is provided on the semiconductor substrate, and electrically connects a gate terminal 31 and the first main electrode 21 to each other in an orientation so that transmission of a gate signal to the first main electrode 21 is reverse current.例文帳に追加

ダイオード４０は、半導体基板上に設けられており、ゲート信号の第１の主電極２１への伝搬が逆方向電流となるような向きでゲート端子３１および第１の主電極２１の間を互いに電気的に接続している。 - 特許庁

A semiconductor device comprises a first main electrode, a first semiconductor layer, a first-conductive-type base layer, a second-conductive-type base layer, a second semiconductor layer of a first conductive type, buried layers of a second conductive type, buried electrodes, gate insulating films, gate electrodes, and a second main electrode.例文帳に追加

実施形態によれば、半導体装置は、第１の主電極と、第１の半導体層と、第１導電形ベース層と、第２導電形ベース層と、第１導電形の第２の半導体層と、第２導電形の埋め込み層と、埋め込み電極と、ゲート絶縁膜と、ゲート電極と、第２の主電極とを備えた。 - 特許庁

The gate insulating film and the gate electrode 5a of a memory cell are formed on the main surface of a semiconductor substrate 1, then the semiconductor substrate 1 is subjected to a thermal treatment in a nitriding atmosphere or a nitrogen-containing oxidizing atmosphere, and thus a nitrogen-containing insulating film 9 is formed on the exposed main surface of the semiconductor substrate 1.例文帳に追加

半導体基板１の主面にメモリセルのゲート絶縁膜およびゲート電極５ａを形成した後、窒化雰囲気中または窒素を含んだ酸化雰囲気中で半導体基板１に熱処理を施して、露出した半導体基板１の主面に窒素を含む絶縁膜９を形成する。 - 特許庁

This gate drive circuit uses, as a power source, a voltage obtained by dividing a voltage impressed between main electrodes of a power-switching element 9 by resistors 4a, 4b and has a current drive means 6 that charges a current to gate electrodes according to the voltage impressed between the main electrodes of the power-switching element 9.例文帳に追加

電力用スイッチング素子９の主電極間に印加される電圧を抵抗４a、４bで分圧した電圧を電源とするとともに電力用スイッチング素子９の主電極間に印加される電圧に応じてゲート電極に電流を注入する電流駆動手段６を有することを特徴とする。 - 特許庁

According to the house which has the house building main body 3 and the gate 4 arranged in the predetermined plot 2, the house building main body 3 and the gate 4 are provided with gable roofs 31, 41, respectively, which have their pitches 31a, 41a set to the same value.例文帳に追加

所定の敷地２内に、住宅建物本体３と、門４とを配置する際に、住宅建物本体３と前記門４とに、それぞれ切妻屋根３１，４１を備え、これらの切妻屋根３１，４１の屋根勾配３１ａ，４１ａを互いに等しく設定する。 - 特許庁

For a semiconductor device which has a trench structure FET, where a groove extended at the main face of a semiconductor substrate is provided with a conductor layer to serve as the gate, the top of the trench gate conductor layer 4 is made equal to or slightly higher than the main face of the semiconductor substrate.例文帳に追加

半導体基板主面に延設した溝にゲートとなる導体層を設けるトレンチゲート構造のＦＥＴを有する半導体装置について、前記トレンチゲート導体層の上面を、前記半導体基板主面と同等若しくはそれよりも高く形成する。 - 特許庁

A data driver 14 and a gate driver 15 are arranged in a first main plane and a second main plane 11b being the opposite face where a data line, a gate line, a TFT, and a picture element electrode are arranged on an array substrate 11 of the display device.例文帳に追加

表示装置のアレイ基板１１におけるデータ線とゲート線とＴＦＴと画素電極とが配置されている第一主平面と反対側の面である第二主平面１１ｂに、データドライバ１４とゲートドライバ１５とを配置する。 - 特許庁

The semiconductor element 1A further comprises: a first main electrode 20 connected to the third semiconductor layer 16; a second main electrode 21 connected to the third semiconductor layer 16; and a gate electrode 31 provided between the first main electrode and the second main electrode on the third semiconductor layer 16.例文帳に追加

半導体素子１Ａは、第３半導体層１６に接続された第１主電極２０と、第３半導体層１６に接続された第２主電極２１と、第１主電極と第２主電極とのあいだの第３半導体層１６の上に設けられたゲート電極３１と、を備える。 - 特許庁

In the switch circuit 32, one main electrode 34b and a gate electrode 34d are connected to a connection point 26, another main electrode 34a is equipped with an insulated gate type transistor 34 connected to an output terminal 30c of the operational amplifier 30, and a semiconductor well region of the insulated gate type transistor 34 is connected to the output terminal 22 through a bias electrode 34c.例文帳に追加

スイッチ回路３２は、一方の主電極３４ｂとゲート電極３４ｄが接続点２６に接続されており、他方の主電極３４ａがオペアンプ３０の出力端子３０ｃに接続された絶縁ゲート型トランジスタ３４を備えており、その絶縁ゲート型トランジスタ３４の半導体ウェル領域がバイアス電極３４ｃを通して出力端子２２に接続されている。 - 特許庁

In the cover member mounting structure for mounting a synthetic resin cover member 3 formed in plate shape, to a main component 1, the dummy gate 5 used as a resin injection lead-in part from a submarine gate 4 when molding is left projecting in an uncut state at the cover member 3 after molding, and the main component 1 is formed with a storage part 6 for the dummy gate 5.例文帳に追加

主部品１に平板状に形成される合成樹脂製のカバー部材３を装着するカバー部材の取り付け構造であって、前記カバー部材３には成型時にサブマリンゲート４からの樹脂注入の導入部となるダミーゲート５が成型後に未切断状態で残留、突設されるとともに、主部品１には、前記ダミーゲート５の収容部６が形成される。 - 特許庁

The gate electrode 44 is constituted of a multilayer film having a phosphorus doped polysilicon gate electrode main body 44a buried from the lower ends of both SiN sidewalls to a groove base, a phosphorus doped polysilicon layer 44b formed between the SiN sidewalls on the gate electrode main body and silicide 44c obtained by making the polysilicon layer into silicide in terms of self-matching.例文帳に追加

ゲート電極４４が、両ＳｉＮサイドウォールの下端から溝底まで埋めるリンドープトポリシリコン・ゲート電極本体４４ａと、ゲート電極本体上のＳｉＮサイドウォール間に形成されたリンドープトポリシリコン層４４ｂと、ポリシリコン層を自己整合的にシリサイド化してなるシリサイド４４ｃとを有する多層膜で構成されている。 - 特許庁

When the vertical extension processing for extending a display image in the vertical direction by simultaneously outputting gate pulse signals (n-2), (n-3) to two adjacent gate bus lines in one horizontal scanning period, a main control part differentiates output time of the gate pulse signals (n-2), (n-3) to the one and the other of the two gate bus lines from each other.例文帳に追加

主制御部は、１水平走査期間内において、隣り合う２本のゲートバスラインにゲートパルス信号（ｎ−２）、（ｎ−３）を同時に出力することにより、表示画像を垂直方向で伸長する垂直伸長処理を行うときに、２本のゲートバスラインの一方及び他方へのゲートパルス信号（ｎ−２）、（ｎ−３）の出力時間を互いに異ならせる。 - 特許庁

The second control part 15 determines whether there is an ETC gate within a predetermined relative distance or not based on GPS data acquired from a GPS antenna 16 and ETC gate positional data previously stored in an ETC gate positional data storage memory 17, and if there is the ETC gate within the predetermined relative distance, supplies electric power to a third control part 20 serving as an ETC main body.例文帳に追加

第２制御部１５は、ＧＰＳアンテナ１６から得られるＧＰＳデータとＥＴＣゲート位置データ格納メモリ１７に予め格納されているＥＴＣゲート位置データとに基づいて所定の相対距離内にＥＴＣゲートがあるかどうかを判定し、所定の相対距離内にＥＴＣゲートがあれば、ＥＴＣ本体である第３制御部２０に電源を供給する。 - 特許庁

A semiconductor device comprises: a first-conductive-type base layer; a second-conductive-type base layer provided on the first-conductive-type base layer; gate insulating films; first-conductive-type source layers selectively provided on a surface of the second-conductive-type base layer, adjacent to the gate insulating films; gate electrodes provided inside the gate insulating films in trenches; and main electrodes.例文帳に追加

実施形態によれば、半導体装置は、第１導電形ベース層と、第１導電形ベース層の上に設けられた第２導電形ベース層と、ゲート絶縁膜と、ゲート絶縁膜に隣接して第２導電形ベース層の表面に選択的に設けられた第１導電形ソース層と、トレンチ内におけるゲート絶縁膜の内側に設けられたゲート電極と、主電極とを備えた。 - 特許庁

This semiconductor device, which has MISFETs formed on the main surface on a semiconductor substrate 1 uses for the gate insulating film of one MISFET a material which has a dielectric constant higher than that of the gate insulating film of the other MISFET, and an electric film thickness of the gate insulating film of the former MISFET is made smaller than that of the gate insulating film of the latter MISFET.例文帳に追加

半導体基板主面に形成したＭＩＳＦＥＴを複数有する半導体装置について、一のＭＩＳＦＥＴのゲート絶縁膜として、他のＭＩＳＦＥＴのゲート絶縁膜よりも高誘電率の材料を用い、前記一のＭＩＳＦＥＴのゲート絶縁膜の電気的膜厚を、前記他のＭＩＳＦＥＴのゲート絶縁膜の電気的膜厚よりも薄くする。 - 特許庁

The memorial hall is located to the left of the headquarters building of Gunze built in 1933, to the right of the main gate of the Gunze main factory built in 1917, and opposite the building of Gunze Museum (old cocoon warehouse) built in the early Taisho period. 例文帳に追加

-昭和8年築のグンゼ本社屋の左隣、大正6年築のグンゼ・本工場正門の右隣、大正初期築のグンゼ博物苑（旧繭蔵）の向かいに位置する。 - Wikipedia日英京都関連文書対訳コーパス

Because the road that passed by this eastern demaru (small castle or tower built onto and projecting from a larger castle) was the main road, it is though that an otemon (main gate) once stood in the vicinity of this compound. 例文帳に追加

この東の出丸の側面に通っている道が表通であったため、この曲輪の周辺に大手門があったのではないかと思われている。 - Wikipedia日英京都関連文書対訳コーパス

Buildings that used to be the main building, assembly hall, north building, main gate and walls of the former Tatsuike Elementary School were designated as registered tangible cultural properties of Japan on July 23, 2008. 例文帳に追加

旧・龍池小学校の本館・講堂・北校舎・正門及び塀だった建物は2008年7月23日に国の登録有形文化財に登録された。 - Wikipedia日英京都関連文書対訳コーパス

The nonvolatile semiconductor storage comprises: a semiconductor substrate 1 having a main surface; and a plurality of stack gate electrodes SG1-SG3 formed on the main surface of the semiconductor substrate 1 with an interval one another.例文帳に追加

不揮発性半導体記憶装置は、主表面を有する半導体基板１と、半導体基板１主表面上に、互いに距離を隔てて形成された複数のスタックゲート電極ＳＧ１〜ＳＧ３とを備えている。 - 特許庁

Furthermore, the semiconductor device 10 includes a first main electrode, connected to the third diffusion layer 2, a second main electrode connected to the semiconductor substrate 21 and a bus line 12 connected to both ends of the gate electrode.例文帳に追加

さらに、第３の拡散層２７と接続する第１主電極と、半導体基板２１と接続する第２主電極と、ゲート電極の両端に接続されるバスライン１２とを含む。 - 特許庁

The device is provided with a semiconductor substrate 1, a gate electrode region (control electrode region) 2, cathode electrode regions (first main electrode regions) 3, an anode electrode region (second main electrode region) 4, and guard rings 5.例文帳に追加

半導体基板１、ゲート電極領域（制御電極領域）２、カソード電極領域（第一の主電極領域）３、アノード電極領域（第二の主電極領域）４、およびガードリング５を備えている。 - 特許庁

An injection-molded synthetic resin liner 12 includes a ring-shaped main portion 38 and a gate portion 40 displaced to the inside or outside in a radial direction from the ring-shaped main portion.例文帳に追加

射出成形される合成樹脂製ライナー（１２）はリング形状主部（３８）及びリング形状主部よりも半径方向内側又は外側に変位せしめられたゲート部（４０）を含む。 - 特許庁

The actuator operating circuit is constituted by connecting main piping 14 and auxiliary piping 15 disposed in parallel with the main piping 14 to a hydraulic cylinder 10 (the actuator) operating a gate 1 in a derricking manner through a shuttle valve 16.例文帳に追加

ゲート１を起伏操作させる油圧シリンダ１０（アクチュエータ）に、主配管１４と、主配管１４と並列に配設した補助配管１５を、シャトル弁１６を介して接続してアクチュエータ作動回路を構成した。 - 特許庁

A silicon substrate 101 is prepared, a p-type silicon layer and an n^+-type silicon layer are formed on the main surface 101a, and a gate electrode 6 and a source electrode are formed for each active element on the main surface 101a.例文帳に追加

シリコン基板１０１を用意し、主面１０１ａからｐ型シリコン層、ｎ＋型シリコン層を形成し、さらに主面１０１ａ上にゲート電極６およびソース電極を各能動素子毎に形成する。 - 特許庁

A sufficient main-body coefficient is prepared and a V_T feedback loop is introduced so as to introduce a hysteresis window (H) using a storage layer associating a threshold voltage and a gate-main body voltage.例文帳に追加

充分な本体係数を用意し、Ｖ_Ｔフィードバックループを導入することによって、閾値電圧をゲート−本体間電圧を関連させる蓄積層を用いて、ヒステリシスウインドウ（Ｈ）を導入できる。 - 特許庁

The source, drain, and gate of an FET are formed on the main surface of a semiconductor substrate, and the main surface of the semiconductor substrate is coated with high-viscosity resist by 14 μm or longer.例文帳に追加

半導体基板の主面にＦＥＴのソース、ドレインおよびゲートを形成し前記半導体基板の主面を高粘度レジストを１４μｍ以上塗布する。 - 特許庁

In the underfloor storage type tail gate, the hydraulic cylinder for folding/unfolding for performing a folding operation, etc. of a main plate 51 and a sub plate 52 of the floor plate 5 is installed on a back surface side of the main plate 51.例文帳に追加

床下格納式のテールゲートには、フロアプレート５のメインプレート５１とサブプレート５２との折り畳み操作等を行う折り畳み・展開用油圧シリンダが、メインプレート５１の裏面側に設置されている。 - 特許庁

The floating gate which constitutes a memory cell has a first surface which is parallel to the main surface of the substrate, a second surface which is perpendicular to the main surface of the substrate, and a curve surface which extends between the first surface and the second surface.例文帳に追加

メモリセルを構成するフローティングゲートは、基板の主面に平行な第１面と、基板の主面に垂直である第２面と、第１面と第２面との間に延びているカーブ面を有する。 - 特許庁

Also, a select gate transistor comprises a main transistor S2, and transistors S1 and S3 parasitically formed on the drain side and the source side of the main transistor S2, respectively.例文帳に追加

寄生トランジスタは、例えば、フローティングゲート電極のエッジ部とソース／ドレイン領域の間のスペースからなるオフセット領域に形成される。 - 特許庁

For example, when an anode reactor in a main circuit is decreased to a half of that of a conventional switching element to rise a main current increasing rate to be 1000 A/μs, the on-gate current rate of rise is controlled to be 800/μs or over.例文帳に追加

例えば、主回路内のアノードリアクトルを従来の場合よりも半減させて主電流上昇率を１０００Ａ／μｓに上昇させる場合には、オンゲート電流上昇率を８００Ａ／μｓ以上の値に制御する。 - 特許庁

By utilizing relation between the aspect angle of the target and Doppler frequency for setting a predictive track gate away from main beam clutter, means for waiting for the target signal to reappear out of the main beam clutter region is provided.例文帳に追加

目標のアスペクト角とドップラ周波数の関係を利用し、メインビームクラッタを避けて予測追尾ゲートを設定して、目標信号がメインビームクラッタ領域から再び現れてくるのを待ち受ける手段を設ける。 - 特許庁

The method further includes a substrate facing step of performing the substrate facing on a side gate peripheral area 36 of a rim forming part 35 of a horizontal mold 30, followed by a main facing step of performing the main facing on the rim forming part 35 of the horizontal mold 30.例文帳に追加

また、横型３０のリム部形成部３５のサイドゲート周辺領域３６に、下地塗型を行う下地塗型工程と、次いで、横型３０のリム部形成部３５に、本塗型を行う本塗型工程と、を含む。 - 特許庁

An inner diameter of the stopper main body 11 is larger than an outer diameter of a cylinder part 41, so the stopper main body 11 is capable of containing part of the cylinder part 41 when a rear gate is closed.例文帳に追加

ストッパ本体１１の内径はシリンダ部４１の外径よりも大きいので、リアゲート閉塞時にストッパ本体１１はシリンダ部４１の一部を収容することが可能である。 - 特許庁

A control terminal G is included to be coupled to gate voltage means adapted to provide a control voltage Vg, which controls the flow of carriers e flowing from a first main terminal S into a second main terminal D1.例文帳に追加

制御端子（Ｇ）は、第１の主端子（Ｓ）から第２の主端子（Ｄ１）に流れるキャリア（ｅ）の流れを制御する制御電圧（Ｖｇ）を供給するように構成されたゲート電圧手段に結合されるように含まれている。 - 特許庁

The transistor for control is turned on under the control of the drain voltage of the main transistor as the source potential of the transistor for control to realize feedback control from the drain of the main transistor to the gate voltage of the main transistor.例文帳に追加

制御用トランジスタのソース電位でもある主トランジスタのドレイン電圧により制御用トランジスタの導通を制御することにより、主トランジスタのドレインから主トランジスタのゲート電圧への帰還制御を実現する。 - 特許庁

After a lower layer conductive film 3a is formed, which constitutes a part of a floating gate electrode formed on the main surface of a semiconductor substrate 1, an insulating film 6 is deposited on the main surface of the semiconductor substrate 1 by using a CVD method or the like, and the inside of a recess on the main surface of the semiconductor substrate 1 is filled completely.例文帳に追加

半導体基板１の主面上に形成された浮遊ゲート電極の一部を構成する下層導体膜３ａを形成した後、半導体基板１の主面上に絶縁膜６をＣＶＤ法等によって堆積して、半導体基板１の主面上の窪み内を完全に埋め込む。 - 特許庁

This handrail is provided with the gate-shaped main frame having a pair of leg parts, which can be fixed on the floor surface, and the beam part linking a pair of leg parts and the armrest frame attached on the main frame and the beam part of the main frame is composed of a plurality of detachable partial frames.例文帳に追加

床面に固定可能な一対の脚部と、前記一対の脚部を連結する梁部とを有する門型の本体フレームと、本体フレームに取り付けられたアームレストフレームとを備え、本体フレームの梁部が着脱可能な複数の部分フレームから成る。 - 特許庁