「N layer」に関連した英語例文の一覧と使い方(101ページ目) - Weblio英語例文検索

The pressure-sensitive adhesive sheet includes a substrate layer including a film which contains at least a urethane polymer, and a pressure-sensitive adhesive layer disposed on at least one side of the substrate layer, in which the pressure-sensitive adhesive sheet has residual stress of 23 N/cm or lower after having been held in a 10% elongated state for 60 seconds.例文帳に追加

粘着シートは、少なくともウレタンポリマーを含有するフィルムを備えた基材層と、少なくとも片面に粘着剤層とを有し、この粘着シートは１０％伸張した状態で６０秒間保持した後の残留応力が２３Ｎ／ｃｍ以下である。 - 特許庁

A CMOS circuit as this semiconductor device includes: (a) a substrate 100; (b) a p-type organic transistor PT including an organic semiconductor layer 106a; and (c) an n-type inorganic transistor NT including an inorganic semiconductor layer 126a formed in an upper layer of the p-type organic transistor PT.例文帳に追加

本発明の一形態の半導体装置としてのＣＭＯＳ回路は、（ａ）基板１００と、（ｂ）有機半導体層１０６ａを含むｐ型有機トランジスタＰＴと、（ｃ）ｐ型有機トランジスタＰＴの上層に設けられた無機半導体層１２６ａを含むｎ型無機トランジスタＮＴと、を備える。 - 特許庁

Although a stress warping a wafer is produced due to difference in coefficient of thermal expansion and difference in lattice constant between a sapphire substrate 10 and the n-contact layer 11 in formation of the light emitting layer 15, the insertion of the curvature lessening layer 12 causes a stress in the opposite direction to this stress.例文帳に追加

発光層１５の形成時において、サファイア基板１０とｎコンタクト層１１との熱膨張係数差、格子定数差によってウェハを反らせる応力が発生するが、湾曲緩和層１２を挿入したことにより、その応力とは反対方向に応力が生じる。 - 特許庁

To provide a nitrogen compound semiconductor light-emitting element with large emission intensity, which comprises an n-type layer composed of AlGaN, an active layer composed of AlGaInN, and a p-type layer, and emits ultraviolet light with an emission peak wavelength of 400 nm or less, and to provide a method of manufacturing the same.例文帳に追加

ＡｌＧａＮよりなるｎ型層、ＡｌＧａＩｎＮよりなる活性層、およびｐ型層を有し、発光ピーク波長が４００ｎｍ以下の紫外光を放射する、発光強度の大きい窒素化合物半導体発光素子およびその製造方法を提供する。 - 特許庁

The n-type contact layer 16 is an InGaN and its band gap energy is smaller enough than that of a band gap of the light emitting layer 20 and its film thickness is not less than 200 nm, so that the light emitted downward from the light emitting layer 20 is absorbed to narrow a half-power bandwidth of the emission spectrum.例文帳に追加

ｎ型コンタクト層１６をＩｎＧａＮとし、そのバンドギャップエネルギを発光層２０のバンドギャップよりも十分小さくし、かつ、その膜厚も２００ｎｍ以上とすることで発光層２０から下方に射出される光を吸収し、発光スペクトルの半値幅を狭くする。 - 特許庁

The separator 12 formed in a plate shape with a conductive material is interposed between a fuel electrode layer 11b of the (i)th power generating cell 11 and an oxidizing electrode layer 11c of the (i+1)th power generating cell, adjacent to the fuel electrode layer 11b one by one and n pieces in total.例文帳に追加

ｉ番目の発電セル１１の燃料極層１１ｂとこの燃料極層に隣接する（ｉ＋１）番目の発電セルの酸化剤極層１１ｃとの間に、導電性材料により板状に形成されたセパレータ１２がそれぞれ１枚ずつ合計ｎ枚介装される。 - 特許庁

The organic photoelectric conversion element includes: a negative electrode; a positive electrode; a bulk heterojunction layer where a p-type semiconductor material and an n-type semiconductor material are mixed; and includes, between the bulk heterojunction layer and the negative electrode, at least a layer of a compound represented by the following general formula (1).例文帳に追加

陰極、陽極、およびｐ型半導体材料とｎ型半導体材料が混合されたバルクヘテロジャンクション層を有する有機光電変換素子であって、前記バルクヘテロジャンクション層と前記陰極の間に、少なくとも下記一般式（１）で表される化合物層を有する。 - 特許庁

An n-type GaN layer 15, an active layer 16, and a p-type GaN layer 17 are grown on a substrate in order, and after a p-side electrode 18 is formed thereon, these semiconductor layers are etched while the electrode 18 is used as a mask so as to form micro light emitting diodes of 20 μm or less in size.例文帳に追加

基板上にｎ型ＧａＮ層１５、活性層１６およびｐ型ＧａＮ層１７を順次成長させ、その上にｐ側電極１８を形成した後、これをマスクとしてこれらの半導体層をエッチングすることで大きさが２０μｍ以下の微小発光ダイオードを形成する。 - 特許庁

The silicon carbide semiconductor device includes a drift layer 2 having an n-type and formed on a silicon carbide substrate 1, a base region 3 having a p-type formed adjacent to the drift layer 2, and a re-combination region 7 in which the drift layer 2 is formed and into which a re-combination center has been introduced.例文帳に追加

本発明に係る炭化珪素半導体装置は、炭化珪素基板１上に形成されたｎ型を有するドリフト層２と、ドリフト層２に接して形成されたｐ型を有するベース領域３と、ドリフト層２に形成され、再結合中心が導入された再結合領域７とを備える。 - 特許庁

The electrophotographic photoreceptor includes a charge generating layer containing charge generating materials which are an N type pigment and a P type pigment on a conductive support and a charge transport layer containing a charge transport material having a molecular weight of 550-2,000 on the charge generating layer.例文帳に追加

導電性支持体上に、Ｎ型顔料及びＰ型顔料の電荷発生物質を含有する電荷発生層及び該電荷発生層上に分子量５５０〜２０００の電荷輸送物質を含有する電荷輸送層を有することを特徴とする電子写真感光体。 - 特許庁

The high resistance layer contacts the p-type semiconductor layer and covers the p-side electrode on the first main surface, includes a portion overlapping with the n-side electrode outside the p-side electrode in a planar view, and is formed of metal having a higher contact resistance to the p-type semiconductor layer than to the p-side electrode.例文帳に追加

高抵抗層は、第１主面上でｐ型半導体層に接しｐ側電極を覆い、平面視においてｐ側電極の外側でｎ側電極と重なる部分を有し、ｐ型半導体層との接触抵抗がｐ側電極よりも高く金属である。 - 特許庁

This adhesive sheet having an intermediate layer and an adhesive layer in this order on the one side surface of a substrate is provided with that the intermediate layer has ≤0.5 N/mm^2 initial elastic modulus, ≥0.4 loss tangent (tan δ) at 20-70°C and also ≥30% gel portion.例文帳に追加

粘着シートは、基材の片面に中間層と粘着剤層とをこの順に有する粘着シートであって、中間層は初期弾性率が０．５Ｎ／ｍｍ^２以下であり、２０℃〜７０℃における損失正接（ｔａｎδ）の値が０．４以上であり、かつ、ゲル分が３０％以上である。 - 特許庁

Since the returned luminous flux from which ±1st order diffraction light in the recording layer L1 having a risk to affect the signal light when the targeted recording layer is the recording layer L0 is removed is received by the light reciever, an S/N of a signal formed at the light reciever can be enhanced.例文帳に追加

すなわち、対象記録層が記録層Ｌ0の場合に、信号光に悪影響を及ぼすおそれがある記録層Ｌ1での±１次回折光が除かれた戻り光束が受光器で受光されるため、受光器で生成される信号のＳ／Ｎ比を向上させることができる。 - 特許庁

The light emitting element includes a substrate 10 made of a p-type semiconductor, an active layer 20 formed on the substrate and formed by laminating a plurality of layers of quantum dot layers 18 each made of a three-dimensional growth island in which self-formation is performed with an S-K mode, and an n-type semiconductor layer 22 formed on the active layer.例文帳に追加

ｐ形半導体より成る基板１０と、基板上に形成され、Ｓ−Ｋモードにより自己形成された三次元成長島より成る量子ドット層１８を複数層積層して成る活性層２０と、活性層上に形成されたｎ形半導体層２２とを有している。 - 特許庁

One pixel is constituted by providing N type diffused layers 14a-14d, a P type diffused layer 15, insulating layers 16a, 16b, insulating films 17a, 17b, polysilicons 18a, 18b and a shielding film 19 on a P type silicon layer 13 of an SOI substrate 10 having an insulating layer 12.例文帳に追加

絶縁層１２が設けられたＳＯＩ基板１０のＰ型シリコン層１３に、Ｎ型拡散層１４ａ〜１４ｄ、Ｐ型拡散層１５、絶縁層１６ａ，１６ｂ、絶縁膜１７ａ，１７ｂ、ポリシリコン１８ａ，１８ｂ、遮蔽膜１９を設けて１つの画素を構成する。 - 特許庁

A (P^+)-type embedded layer 55 in contact with the bottom of this P-type well area 52 is formed, and an N-type embedded layer 56 which is formed partially interposed with this (P^+)-type embedded layer 55 and electrically separates the P-type well area 52 from the P-type single crystal silicon substrate 50 is formed.例文帳に追加

このＰ型ウエル領域５２の底部に接するＰ＋型埋め込み層５５、このＰ＋型埋め込み層５５に部分的に重畳して形成され、Ｐ型ウエル領域５２を単結晶シリコン基板５０から電気的に分離するＮ型埋め込み層５６を設ける。 - 特許庁

The non-stretched laminated film is formed by laminating an adhesive resin layer containing an ethylenic copolymer with a melting point of 70-105°C and an antistaining thermoplastic resin layer with a melting point higher than that of the adhesive resin layer, and designed so that the modulus value thereof at the time of 20% elongation becomes 0.5-7.0 N/10 mm.例文帳に追加

融点が７０〜１０５℃のエチレン系共重合体を主成分とする接着性樹脂層と接着性樹脂層よりも高融点の、防汚性の熱可塑性樹脂層が積層し、２０％伸張時のモジュラス値が０．５〜７．０Ｎ／１０ｍｍとなるように設計する。 - 特許庁

On the end face of the wire-shaped body 2001 having a central electrode 2007 whose periphery is covered with an insulating film 2008, an n-type semiconductor layer 2004 and a p-type semiconductor layer 2003 are formed in order, and then the p-type semiconductor layer 2003 is covered with a transparent electrode 2006.例文帳に追加

外周を絶縁膜２００８で覆われた中心電極２００７を有する線状体２００１の端面に、ｎ型半導体層２００４、ｐ型半導体層２００３を順次形成し、次いで、ｐ型半導体層２００３を透明電極２００６で被覆する。 - 特許庁

A synthetic resin sheet 4 or glass sheet 4 is bonded to the surface of the silicone hard coat layer 3 of a polycarbonate sheet 2 provided with the silicone hard coat layer 3, of which the surface wettability is set to 3.0×10-4 N or more by corona discharge treatment, through a bonding layer 5 comprising a polyurethane resin.例文帳に追加

コロナ放電処理されることによって表面の濡れ性が３．０×１０^^-4Ｎ以上となされたシリコーンハードコート層３が設けられたポリカーボネート板２の該コート層３表面に、ポリウレタン系樹脂からなる接合層５を介して合成樹脂板４又はガラス板４を接合する。 - 特許庁

A plurality of thin light-emitting chips 13 each of which is configured by laminating an n-type compound semiconductor layer 16, an active layer 17 and a p-type compound semiconductor layer 18 are bonded on a wafer 11 through lower surface wiring 12 by using the p-type compound semiconductor layers 18 as bonding surfaces.例文帳に追加

ｎ型化合物半導体層１６,活性層１７およびｐ型化合物半導体層１８が積層された薄型の発光チップ１３を、複数個、ｐ型化合物半導体層１８を接合面として、ウェハ１１上に、下面配線１２を介して接合する。 - 特許庁

Since an electric potential of the N- epi-layer 2 of the ineffective region can be made equal to that of the P+ diffusion layer 3, even when electrons are injected into the element formation region by the back electromotive force of the load of the inductance L, supplying of the electrons from the P+ diffusion layer 3 to the ineffective region is restrained.例文帳に追加

無効領域のＮ−エピ層２とＰ＋拡散層３を同電位にすることができるため、インダクタンスＬの負荷の逆起電力により素子形成領域に電子が注入された場合であっても、Ｐ＋拡散層３から無効領域への電子の供給を抑止できる。 - 特許庁

Among them, in the area where the CMOS 20 is mounted, an n-type diffusion layer 15a and a p-type diffusion layer 16a as an element isolation layer are formed on an area just below a field oxide film 12c, 12d in such manner that the impurity concentration of the above area is increased.例文帳に追加

このうち、ＣＭＯＳ２０が搭載される領域では、フィールド酸化膜１２ｃ、１２ｄの直下の領域に同領域の不純物濃度が高められるかたちで素子分離層としてのＮ型拡散層１５ａ及びＰ型拡散層１６ａが形成されている。 - 特許庁

There is provided the gas barrier film having a base film, at least one organic layer and an inorganic layer adjacent to the organic layer where a dimensional change rate in a longitudinal and lateral directions of N-methylpyrrolidone of the gas barrier film after immersed at 30°C and for 5 minutes is 30 ppm or below, respectively.例文帳に追加

基材フィルムと、少なくとも１層の有機層と、該有機層に隣接する無機層を有するガスバリアフィルムであって、該ガスバリアフィルムのＮ−メチルピロリドンに、３０℃で、５分浸漬後の縦方向と横方向の寸法変化率が、それぞれ、３０ｐｐｍ以下である、ガスバリアフィルムを用いる。 - 特許庁

In a thin-film solar battery containing pin junction in which a non-single crystalline silicon thin film containing a crystal is used as an i- layer, the oxygen atom concentration on the interface between a p-type or an n-type conductive layer on a substrate side and the i-layer is suppressed to be 5×10^20 atoms/cm^3 or below.例文帳に追加

結晶質を含む非単結晶シリコン系薄膜をｉ層として用いたｐｉｎ接合を含む薄膜太陽電池における基板側のｐまたはｎ型導電層とｉ層との界面における酸素原子濃度を５×１０^20ａｔｏｍｓ／ｃｍ^3以下に抑制する。 - 特許庁

An n-type light-transmitting buffer layer 140 pn-joined to the optical absorption layer 130 is stacked and formed on a p-type conductive optical absorption layer 130 by the compound in a chalcopyrite structure stacked over a pair of back electrode layers 120 on the surface of a glass substrate 110.例文帳に追加

ガラス基板１１０面上の対をなす裏面電極層１２０に亘って積層したカルコパイライト構造化合物にて導電性を有するｐ型の光吸収層１３０に、光吸収層１３０とｐｎ接合する透光性でｎ型のバッファ層１４０を積層形成する。 - 特許庁

The product of the refractive index (n) and the layer thickness(d) of the second dielectric layer 16 satisfies (nd)>130 nm so that the reflectance Ra of the amorphous phase region and the reflectance Rc in the crystal phase region in the recording layer 14 always have the relation of Ra>Rc.例文帳に追加

ここでは、第２誘電体層１６の屈折率ｎとその層厚ｄとの積ｎｄが ｎｄ＞１３０ｎｍ を満足するため、記録層１４のアモルファス相領域の反射率Ｒａと結晶相領域の反射率Ｒｃとの間には、 Ｒａ＞Ｒｃ が常に成立している。 - 特許庁

When a base diffusion layer 12 for a bipolar type transistor 10 formed to the semiconductor device 1 is formed, acceleration energy and a dosage are changed to a prearranged region as a base diffusion layer 12 for an n-type epitaxial layer 13, and impurity ions are implanted at a plurality of times.例文帳に追加

半導体装置１に備わるバイポーラ型トランジスタ１０のベース拡散層１２を形成する際に、Ｎ型エピタキシャル層１３のベース拡散層１２となるべく予め定められる領域に対して、加速エネルギとドーズ量とを変化させ、複数回に分けて不純物イオンを注入する。 - 特許庁

The upper surface of the most upper layer of this layered product is processed in irregular surface S in partial or whole area, and a p-side electrode P102 is formed for filling hole into the p-type nitride semiconductor layer 104 in the second n-type nitride semiconductor layer 105.例文帳に追加

前記積層体の最上層の上面は一部または全部が凹凸面Ｓとされており、かつ、前記第２のｎ型窒化物半導体層１０５には、前記ｐ型窒化物半導体層１０４へ正孔を注入するためのｐ側電極Ｐ１０２が形成されている。 - 特許庁

More specifically, the structure of the bipolar transistor has an emitter region 4 formed on an N^+ type buried layer 3 in the element region, a base region 6 formed in the surface layer of the emitter region 4, and a collector region 7 formed in the surface layer of the base region 6.例文帳に追加

すなわち、そのバイポーラトランジスタを素子領域にてＮ^＋型埋め込み層３の上に形成されたエミッタ領域４と、エミッタ領域４の表層内部に形成されたベース領域６と、ベース領域６の表層内部に形成されたコレクタ領域７とを有する構造とする。 - 特許庁

The conductive film, the film having the n-type conductivity, and the oxide semiconductor film containing In, Ga and Zn are etched using the channel protective layer and gate insulating films as etching stoppers with the resist mask, so that source and drain electrode layers, a buffer layer, and a semiconductor layer are formed.例文帳に追加

このレジストマスクと共に、チャネル保護層及びゲート絶縁膜をエッチングストッパーとして利用して、導電膜と、ｎ型の導電型を有する膜と、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜をエッチングして、ソース電極層及びドレイン電極層と、バッファ層と、半導体層を形成する。 - 特許庁

Since no impurities are present in the di-electric layer of the auxiliary capacitance semiconductor layer 37, deterioration in the characteristics of thin film transistors 23 for pixels, thin film transistors 25 for a p-type driving circuit, and thin film transistors 26 for an N-type driving circuit does not occur.例文帳に追加

補助容量半導体層37の誘電体層には不純物が存在しないため、画素用薄膜トランジスタ23、Ｐ型駆動回路用薄膜トランジスタ25およびＮ型駆動回路用薄膜トランジスタ26の特性劣化を発生させない。 - 特許庁

For the thermoelectric conversion member 1, a p-type thermoelectric element layer 5 and an n-type thermoelectric element layer 7 are formed on the surface of a flexible substrate 3 by sputtering, and the thermoelectric conversion member 1 itself is provided with flexibility.例文帳に追加

熱電変換部材１は、柔軟性を有する基板３の表面上に、スパッタリングにより、ｐ型熱電素子層５とｎ型熱電素子層７とを形成したものであり、熱電変換部材１自体、柔軟性を有している。 - 特許庁

In addition, in case when the light emitting device is applied to an electronic device, the n-type AlN layer extremely superior in electrical conductivity can be obtained thanks to the undoped AlN layer having less defect, so that Schottky barrier height or breakdown voltage can be increased.例文帳に追加

また、電子素子に適用した場合は、欠陥の少ないアンドープＡｌＮ層により電気伝導性が極めて優れたｎ型ＡｌＮ層が得られるので、ショットキーバリア高さや絶縁破壊電圧を大幅に増加することができる。 - 特許庁

An N+type layer 7a having a smaller width than the variation width of a mask alignment accuracy in a photolithography process, is formed on the bottom surface of the first contact hole 9 and the first and second holes 9, 10 are filled with a tungsten layer 12 and so on.例文帳に追加

第１のコンタクトホール９の底面にフォトリソグラフィ工程のマスク合わせ精度のばらつき幅より小さい幅のＮ＋型層７ａを形成し、第１、第２のコンタクトホール９、１０内をタングステン層１２等で埋設する。 - 特許庁

Further, the P^---type impurity layer 12 is so formed as to be joined with an N^--type impurity layer 2 and has a concentration profile such that the density of P-type impurities (the amount of included impurities) becomes larger with the distance from the junction part.例文帳に追加

また、Ｐ^−−型不純物層１２は、Ｎ^−型不純物層２と接合するように、かつ接合部から離れるほどＰ型不純物の濃度（含まれる不純物の量）が大きくなる濃度プロファイルとなるように、形成する。 - 特許庁

In an n-type lower clad layer 4, thin buffer layers 5 of Al_xGa_1-xN (0≤x≤1) are formed, and in a p-type upper clad layer 7, thin buffer layers 8 of Al_xGa_1-xN(0≤x≤1) are formed.例文帳に追加

ｎ型下部クラッド層４中に薄層のＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）緩衝層５が形成され、ｐ型上部クラッド層７中に薄層のＡｌ_ｘＧａ_１−ｘＮ（０≦ｘ≦１）緩衝層８が形成されている。 - 特許庁

Since layers (first insulation layer 132 and second insulation layer 152) consisting of an insulation material, i.e.例文帳に追加

本発明に係る薄膜太陽電池１０では、n型a-Si領域１３１とp型a-Si領域１５１とが、μc-Si層１４を挟んで互いに重なり合わないように、各層に平行な平面において所定の距離をおいて配置される構造を有している。 - 特許庁

A P^+ type channel stop layer under the source and drain region of a transfer transistor 103 is arranged such that it contacts a depletion region 208, which is formed around the floating diffusion region 106, i.e. an N^+ diffusion layer, only at E point.例文帳に追加

転送トランジスタ１０３のソースドレイン領域の下のＰ＋チャネルストップ層がＮ＋拡散層であるフローティングディフュージョン領域１０６の周りに形成される空乏層２０８と概ね点Ｅのみで接触するようにする。 - 特許庁

Wiring 28 for etching is arranged between one end section 28a that is electrically connected to the n-type epitaxial layer on a chip inner circumference and the other 28b extended to a tip end section without straddling the p^+ impurity diffusion layer 27.例文帳に追加

エッチング用配線２８は、チップ内周にてｎ型エピタキシャル層に電気的に接続された一端部２８ａとチップ端部にまで延長された他端部２８ｂとの間で、ｐ^+不純物拡散層２７を跨がないように配置されている。 - 特許庁

After an n-type GaN layer is grown, a process 109 which supplies an Si source gas without supplying a group III material gas as well as a process to stop supplying the Si source gas are provided before a process 113 where a light-emitting layer is grown.例文帳に追加

ｎ型ＧａＮ層を成長後、発光層を成長する工程１１３の前に、III族原料ガスを供給せずにＳｉ源ガスを供給する工程１０９およびＳｉ源ガスの供給を停止する工程を設ける。 - 特許庁

Thereby, an SiON film in a part which is subjected to ion implantation turns into an Si layer containing a very small amount of N, and the projection part 23 of the island-like Si thin-film layer 33 and the polycrystalline Si film 6 for a gate electrode are connected electrically.例文帳に追加

これによりイオン注入された部分のＳｉＯＮ膜はＮを微量に含んだＳｉ層となり、島状Ｓｉ薄膜層３３の突出部２３とゲート電極用の多結晶Ｓｉ膜６は電気的に接続される。 - 特許庁

A semi-insulating region 38 is formed in the p-type GaAs base layer 34 and the n-type GaAs emitter layer 36 between the device region 20 formed in a central portion of the GaAs chip 14 and the metal electrode 18.例文帳に追加

ＧａＡｓチップ１４の中央部に形成された素子領域２０と金属電極１８との間において、ｐ型ＧａＡｓベース層３４とｎ型ＧａＡｓエミッタ層３６に半絶縁性領域３８が形成されている。 - 特許庁

A shading layer 3d is formed so as to coat only a boundary region of the n^--layer of the drain region 2d and the channel region 2c, for shading the outer light incident on the boundary region through the insulating substrate 1.例文帳に追加

ドレイン領域２ｄのｎ^−層とチャネル領域２ｃの境界領域のみを覆って形成され、絶縁基板１を通して境界領域に入射する外光を遮光するための遮光層３ｄが形成されている。 - 特許庁

For the purpose, the n-clad layer is composed of ZnMgSSe containing sulfur, and the p-type clad layer is composed of ZnMgSSe having a high crystal mixing ratio of Mg or ZnMgBeSe-base containing Be so as to satisfy Ecp>Ecn.例文帳に追加

そのためにｎ型クラッド層は硫黄を含むＺｎＭｇＳＳｅとするが、ｐ型クラッド層はＭｇの混晶比の高いＺｎＭｇＳＳｅとするか、Ｂｅを含むＺｎＭｇＢｅＳｅ系として、Ｅｃｐ＞Ｅｃｎを満足するようにする。 - 特許庁

The polysilicon diode layer 16A is formed so that the p-n junction may be formed only a (first) part of the polysilicon diode layer 16A located above a guard ring 9 forming an electric field relaxation structure for holding a withstanding voltage of the IGBT.例文帳に追加

ＩＧＢＴの耐圧保持のための電界緩和構造を成すガードリング９の上方に位置するポリシリコンダイオード層１６Ａの部分（第１部分）にのみｐｎ接合が配置される様に、ポリシリコンダイオード層１６Ａを形成する。 - 特許庁