「PADs」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

On the reverse side of the printed wiring board 8, decoupling capacitors are mounted in positions near the ground electrode pads 1 and power electrode pads 2, where the electrodes are connected to their respective electrode pads via through holes.例文帳に追加

プリント配線基板８の反対面には、グランド用電極パッド１と電源用電極パッド２に至近に対応する位置に、電極がスルーホールを介してそれらの電極パッドに接続されたデカップリング・コンデンサが実装されている。 - 特許庁

In the semiconductor device having connecting pads as input-output terminals, the connecting pads 10 are formed by laminating conductive particles 6 on electrode pads 1 made of a metal, and the openings of the conductive particles 6 are filled with a thermoplastic resin 7.例文帳に追加

入出力端子として接続パッドを有する半導体素子であり、前記接続パッド１０は、金属製の電極パッド１の上に導電粒子６を積層することにより形成され、導電粒子６のすき間には熱可塑性樹脂７が満たされている。 - 特許庁

The semiconductor module includes at least one semiconductor chip package 150, a board having normal pads 130 and dummy pads 132, and at least one solder joint 112 electrically connecting the semiconductor chip package 150 and one of the normal pads 130 of the board.例文帳に追加

半導体モジュールは、少なくとも一つの半導体チップパッケージ１５０、ノーマルパッド１３０及びダミーパッド１３２を有する基板、及び前記基板のノーマルパッド１３０のうちの一つ及び前記半導体チップパッケージ１５０と電気的に連結された少なくとも一つのソルダ結合部１１２を含む。 - 特許庁

This semiconductor device 20 comprises a semiconductor chip 21 having a plurality of first electrode pads 25 and solder bumps 23, and a substrate 22 having a plurality of second electrode pads 28 which are connected to the first electrode pads 25 respectively via the solder bumps 23.例文帳に追加

半導体装置２０は、複数の第１の電極パッド２５および半田バンプ２３を有する半導体チップ２１と、それぞれ半田バンプ２３を介して第１の電極パッド２５と接続された複数の第２の電極パッド２８を有する基板２２とを具備する。 - 特許庁

A BGA (a semiconductor device) 1 comprises: a semiconductor chip 2 having a first surface 2a and electrode pads (bonding pads) 2c formed on the first surface 2a; and solder balls 10 electrically connected to the electrode pads 2c of the semiconductor chip 2.例文帳に追加

ＢＧＡ（半導体装置）１は、表面２ａおよび表面２ａに形成された電極パッド（ボンディングパッド）２ｃを有する半導体チップ２と、半導体チップ２の電極パッド２ｃと電気的に接続される半田ボール１０と、を含んでいる。 - 特許庁

To surely prevent floating of friction pads on a disc turning-in side by torque in braking, to reduce vibration of the friction pads generated in braking, and to prevent brake noise and uneven abrasion of the friction pads.例文帳に追加

簡単な構造で、制動時に回転モーメントによって摩擦パッドのディスク回入側が浮き上がることを確実に防止できるとともに、制動時に発生する摩擦パッドの振動を抑制し、ブレーキ鳴きや摩擦パッドの偏摩耗を防止する。 - 特許庁

On the lower surface of the crystal oscillator 1, protrusions 15 and electrode pads 12a and 13a for a piezoelectric element prevent electrode pads 16 for a circuit element and electrode pads 17 for external connection at relatively low positions from contacting directly with a carrier apparatus, such as a parts feeder.例文帳に追加

水晶振動子１の下面には突起１５、１５と圧電素子用電極パッド１２ａ，１３ａにより相対的に低い位置にある回路素子用電極パッド１６や外部接続用電極パッド１７が直接パーツフィーダー等の搬送装置に接触しないように構成されている。 - 特許庁

Electrode pads 4 electrically connected to an MR element 20 constituting an MR head on the substrate 2 and electrode pads 6 electrically connected to a coil 10 are so arrayed that mutually adjacent electrode pads 4 are 6 are displaced alternately in the front-rear direction.例文帳に追加

基板２上に形成されたＭＲヘッドを構成するＭＲ素子２０に電気的に接続された複数の電極パッド４、及びコイル１０に電気的に接続された複数の電極パッド６をそれぞれ隣り合う電極パッド４、６が交互に前後方向に変位するように配列する。 - 特許庁

Wiring portions connected to the small current electrodes are positioned just above the small current electrodes, have first pads formed of a conductor pattern connected to the small current electrodes and includes a plurality of first pads positioned just above the adjacent small current electrodes and on the same layer as the first pads.例文帳に追加

小電流電極に接続された配線部は、小電流電極の直上にそれぞれ位置するとともに、小電流電極と接続された導体パターンからなる第１パッドを有し、該第１パッドとして、隣り合う小電流電極の直上であって同一層に位置する複数の第１パッドを含む。 - 特許庁

The energization test cassette contains a plurality of current detection pads, a plurality of resistance parts connected to the current detection pads and having mutually different resistance values, and a resistance circuit board on which voltage application pads connected to the resistance parts are formed.例文帳に追加

通電検査用カセットは、複数の電流検出パッド、電流検出パッドに接続されて互いに異なる抵抗値を持つ複数の抵抗部、および、抵抗部に接続された電圧印加パッドが形成された抵抗回路基板を有する。 - 特許庁

The IC includes a substrate having a top surface and a bottom surface, and a circuit formed on the top surface; a plurality of bonding pads formed along a periphery of the bottom surface; and a back metal layer (BML), formed on the bottom surface and electrically connected to second sub-set bonding pads in a plurality of bonding pads.例文帳に追加

ICは、上面と下面を有し、上面上に回路を有する基板と、下面の周辺に沿って形成された複数のボンディングパッドと、下面上に形成され、複数のボンディングパッド中の第二サブセットボンディングパッドに電気的に結合される背面金属層(BML)と、を備える。 - 特許庁

The base material (110) includes a plurality of pads 120 formed on one surface 110a and has the electronic component mounted on the one surface 110a, the plurality of pads 120 including a first pad array L1 and a second pad array L2 each including a plurality of pads 120 arranged linearly in an (x) direction.例文帳に追加

一面１１０ａに形成された複数のパッド１２０を含み、一面１１０ａに電子部品を搭載するための基材（１１０）において、複数のパッド１２０は、ｘ方向に直線状に配置された複数のパッド１２０をそれぞれ含む第１のパッド列Ｌ１および第２のパッド列Ｌ２を含む。 - 特許庁

The test signals inputted through external input/output pads 14 are inputted into each I/O module 51-58 by means of internal test wirings 23 and 24 which are formed in the same layer as the internal input/output pads and are linearly passed through between two adjacent internal input/output pads.例文帳に追加

外部入出力パッド１４から入力されるテスト信号は、内部入出力パッドと同層に形成され、２つの隣接する内部入出力パッドの間を直線状に通過する内部テスト配線２３、２４によって各Ｉ／Ｏモジュール５１〜５８に入力される。 - 特許庁

Then the electrode pads 8 of the circuits 4 and 6 are arranged in the lift-side edge sections of the circuits 4 and 6, and electrode pads 10 having the same functions as the pads 8 have are arranged in the opposite-side (right-side) edge sections of the circuits 4 and 6.例文帳に追加

その上で、メモリ回路４およびロジック回路６の左辺部に各回路の電極パッド８をそれぞれ配列すると共に、各回路において電極パッド８と同一機能の電極パッド１０を各回路の反対側の辺部（右辺部）にも配列する。 - 特許庁

In this case, among the pads 20 in the electronic part mounting area 10, pads 30 arranged on facing two sides of the short side are used for connecting the connection terminals of the first electronic part, and pads 40 arranged on facing two sides of the long side are used for connecting the connection terminals of the second electronic part.例文帳に追加

このとき、電子部品搭載領域１０の複数のパッド２０のうち、短辺側の相対向する２辺に配置されたパッド３０は第１の電子部品の接続端子接続用、長辺側の相対向する２辺に配置されたパッド４０は第２の電子部品の接続端子接続用として用いられる。 - 特許庁

A plurality of belts each composed of an array of pads 122a, 122b, and 122c are arrayed so as to extend along the peripheral edge 13, a plurality of pads are formed in different wiring layers at each belt, and a plurality of the belts comprising I/O circuits 121a, 121b, and 121c extending inside the pads are provided.例文帳に追加

周縁１３に沿ってパッド１２２ａ，１２２ｂ，１２２ｃの配列からなる複数の帯が延びるように配列されるとともに各帯ごとに異なる配線層に形成された複数のパッドを備え、さらにその内側に延びるＩ／Ｏ回路１２１ａ，１２１ｂ，１２１ｃからなる複数の帯を備えた。 - 特許庁

To create good bondability between pads of a substrate, in which pads and an insulation film provided with openings exposing the pads are formed on one surface of a base material, and a solder material in a normal use environment and prevent the peeling of the pad from the base material even if a large impact is applied.例文帳に追加

基材の一面にパッドと当該パッドを露出させる開口部が形成された絶縁膜とが形成された基板のパッドと半田材料との通常の使用環境下での接合性を良好にするとともに、強い衝撃に対してもパッドと基材との剥がれを防ぐ。 - 特許庁

Also, a flip-chip package includes the die having solder bumps attached to interconnection pads in an active surface, and a substrate having the narrow interconnection pads on electrically conductive traces in a die attaching surface, and the bumps on the substrate are fitted onto the narrow pads on the traces.例文帳に追加

また、フリップチップパッケージは、活性表面において配線パッドに取り付けられた半田の隆起を有しているダイと、ダイ取り付け表面において導電性トレースの上に狭い配線パッドを有している基板とを含んでおり、上記基板における隆起は、トレース上の狭いパッドに嵌合される。 - 特許庁

To provide a method of manufacturing a circuit module, where Pb, Sn and the like flying away from solder are prevented from depositing to the bonding pads, the bonding pads are effectively cleaned, and a bare chip can be wire-bonded to the pads.例文帳に追加

半田から飛散するＰｂ、Ｓｎ等が基板のボンディングパッドに付着せずボンディングパッドを効果的に清浄化したうえで、ベアチップのワイヤボンディングを行うことができる回路モジュールの製造方法を提供することを目的とする。 - 特許庁

The semiconductor integrated circuit 20 comprises a plurality of pads 25; an internal wiring 40 connected to the plurality of pads 25; a monitor circuit 30 connected to the plurality of pads 25; and a detection circuit 60 connected to the monitor circuit 30.例文帳に追加

半導体集積回路２０は、複数のパッド２５と、その複数のパッド２５に接続された内部配線４０と、その複数のパッド２５に接続されたモニタ回路３０と、そのモニタ回路３０に接続された検出回路６０とを備える。 - 特許庁

When selecting electrical characteristics in a wafer, normality/defectiveness is decided by contacting a probing needle with the wafer probing test pads A1, A3, ..., An-1 and the bonding pads B2, B4, ..., Bn which are not paired with the probing test pads A1, A3, ..., An-1.例文帳に追加

ウェーハでの電気的特性選別時は、ウェーハプロービングテスト用パッドＡ１，Ａ３，……，Ａｎ−１と、プロービングテスト用パッドＡ１，Ａ３，……，Ａｎ−１の対とならないボンディングパッドＢ２，Ｂ４，……，Ｂｎとにプロービング針を接触させ良否判定を実施する。 - 特許庁

The pads 11 for external connection are each electrically connected to an internal circuit formed in the chip connection region of the master chip 1, and a protective element 14 for preventing input of a surge from the pads 11 for external connection is provided between each of the pads 11 for external connection and the internal circuit.例文帳に追加

各外部接続用パッド１１は、親チップ１のチップ接合領域内に形成された内部回路と電気的に接続されており、各外部接続用パッド１１と内部回路との間には、外部接続用パッド１１からのサージの入力を阻止するための保護素子１４が設けられている。 - 特許庁

Of the control circuit pads 2a, those to be connected to sensor pads 1b provided at a sensor chip 1 are also bonded by the reverse bonding, and are bonded by the wedge bonding on a plurality of steps of ball bonding portions formed in advance on the sensor pads 1b.例文帳に追加

また、制御回路パッド２ａのうちセンサチップ１に備えられるセンサパッド１ｂに接続されるものも逆ボンディングし、センサパッド１ｂに予め形成された複数段のボールボンディング上にウェッジボンディングする。 - 特許庁

Each bare chip is displaced and superposed in the array direction of chip-select pads by the same distances as the array pitches of the chip-select pads, and connecting points with the corresponding pads of the bare chips facing each pad of each signal pad group are displayed by the array pitches in the array direction of chip-select electrode.例文帳に追加

各ベアチップが、チップセレクトパッドの配列ピッチと同じ距離だけその配列方向にずれて積み重ねられ、各信号パッド群の各パッドに対向するベアチップの対応パッドとの接続点が、チップセレクト電極の配列方向に前記配列ピッチ分ずれている。 - 特許庁

Since there exist no conductive particles 7 between neighboring pads 6, transverse conduction is not caused to occur between the neighboring pads 6 when mounting the IC chip 1 having a structure whose pitch between terminals of the pads 6 is narrow on a substrate, on which it is to be mounted.例文帳に追加

隣り合うパッド６の間には導電粒子７が存在しないので、パッド６の端子間ピッチが狭い構造のＩＣチップ１を実装相手である基板に実装するとき、隣接するパッド６間に横導通が発生することがない。 - 特許庁

The LSI package 21 is flip-chip-connected to a print substrate 24, on which pads 22, ..., 22 to input/output a signal are located on predetermined positions and pads 23, ..., 23 to input/output are located on the positions corresponding to the pads 22, ..., 22, via bumps 25, ..., 25.例文帳に追加

ＬＳＩパッケージ２１は、信号を入出力するためのパッド２２，…，２２が所定の位置に設けられ、信号を入出力するためのパッド２３，…，２３が同パッド２２，…，２２に対応する位置に設けられているプリント基板２４に対して、バンプ２５，…，２５を介してフリップチップ接続されている。 - 特許庁

To prevent 'close opproach' due to a window part which are continuously formed along bonding pads on a circuit board without deteriorating the yield, when the circuit board is stuck on a function surface of a semiconductor element having the bonding pads of fine pitches, and the bonding pads and the circuit board are electrically connected.例文帳に追加

ファインピッチのボンディングパッドを有する半導体素子の機能面に回路基板を貼着してボンディングパッドと回路基板を電気接続する際に、ボンディングパッドに沿って回路基板に連続して形成される窓部による「寄り」を歩留まりを低下することなく防止すること。 - 特許庁

The microcomputer chip is provided with a plurality of first electrode pads 11 arranged on a chip peripheral part, a plurality of second electrode pads 12 arranged on the inside of these first electrode pads 11 and an emulation circuit 7 acting as an interface with the external at the time of emulation.例文帳に追加

マイクロコンピュータチップ１０は、チップ周縁部に配置された複数の第１電極パッド１１と、その複数の第１電極パッド１１より内側に配置された複数の第２電極パッド１２と、エミュレーション時に外部とのインターフェースを果たすエミュレーション回路７とを備える。 - 特許庁

Low resistance pads 145 made of metal are formed in areas between terminals 112a, 112b connected to external circuits and edge parts of a substrate and these low resistance pads 145 are electrically connected with high resistance pads 132 made of amorphous silicon.例文帳に追加

外部回路に接続する端子１１２ａ，１１２ｂと基板縁部との間の領域に、金属からなる低抵抗パッド１４５を形成し、これらの低抵抗パッド１４５の間をアモルファスシリコンからなる高抵抗パッド１３２で電気的に接続する。 - 特許庁

In a semiconductor integrated circuit device wherein the size of the die pads of the lead frame 1 is larger than the size of a semiconductor chip, the faces of the die pads on the side where burrs 11 are not formed during die pad forming operation are used as the chip placement faces of the die pads.例文帳に追加

リードフレーム１のダイパッドのサイズよりも半導体チップのサイズの方が大きい半導体集積回路装置において、ダイパッドのチップ搭載面を、ダイパッド形成時にバリ１１が形成されていない側の面とする。 - 特許庁

Respective pads and ground pads of lines 5 and 8 for a high frequency signal a and a power/control signal which are embedded in each package are arranged on the opposite surface of the stacked package and respective corresponding pads are joined by gold bumps 6.例文帳に追加

各パッケージ内に埋設された高周波信号用及び電源／制御用信号の各線路５，８の各パッド及びグランドパッドは、積層される各パッケージ１の対向面に配設されており、それぞれ対応する各パッドは、金バンプ６により接合される。 - 特許庁

Electrode pads 5 and 6 formed on the active plane 3 of a substrate 2 and the through electrodes 8 and 9 formed from the rear face 7 of the substrate 2 toward the electrode pads 5 and 6 are electrically connected via tapered plugs 15 and 16 which are formed erectly from the electrode pads 5 and 6 toward the through electrodes 8 and 9.例文帳に追加

基体２の能動面３上に形成された電極パッド５，６と、基体２の裏面７から電極パッド５，６に向けて形成された貫通電極８，９とが、電極パッド５，６から貫通電極８，９に向けて立設された先細形状のプラグ１５，１６を介して電気的に接続されている。 - 特許庁

To improve junction reliability for a bonding wire or a bump by shifting the bonding position from a probe mark, with test pads provided in a surplus gap between bonding pads formed by making the bonding pads in a staggered arrangement.例文帳に追加

ボンディング用パッドを千鳥状に配列することによって生じたボンディング用パッド間の余剰な間隙にテスト用パッドを設け、ボンディング位置とプローブ痕をずらすことにより、ボンディングワイヤまたはバンプの接合信頼性の向上を図ること。 - 特許庁

Bonding pads 12 and 13 formed on a surface of the substrate 11 each have the thickness and size equal to those of bonding pads on an actual device and are disposed in the same positions as the bonding pads on the actual device.例文帳に追加

誘電体基板１１の表面に形成されたボンディングパッド１２，１３は、実際のデバイスにおけるボンディングパッドと同等の厚みおよび大きさを有し、実際のデバイスにおけるボンディングパッドと同じ位置に配置されている。 - 特許庁

Three contact pads 2, 2', 3 are arranged in contact with a recording medium via a lubricant on a plane opposed to the recording medium of a magnetic head slider 1, and further positive pressure pads 4, 4' formed lower than the contact pads are arranged on the air inlet side of the magnetic slider head 1.例文帳に追加

磁気ヘッドスライダの記録媒体と対向する面に潤滑剤を介して記録媒体と接触する３つの接触パッドを配置し、さらに磁気ヘッドスライダの空気流流入側に接触パッドより低く形成された正圧パッドを配置した。 - 特許庁

In electrode pad evaluation for a semiconductor element for evaluating whether an electrode pad to be wire-bonded is good or bad, light is applied to electrode pads 1, 2 to find a reflection factor based on light reflected by the electrode pads 1, 2, and the electrode pads 1, 2 are evaluated on the basis of the found reflection factor.例文帳に追加

ワイヤボンディングする電極パッドの良否を評価する半導体素子の電極パッド評価において、電極パッド１，２に光を照射し電極パッド１，２からの光の反射率を求め、該反射率によって電極パッド１，２を評価する。 - 特許庁

For carrying out the flip chip mounting of the IC chip on the antenna pads, the joint positions of the antenna pads with pad parts 4a being the input and output terminal of the IC chip are adjusted so that the antenna pads can not be overlapped with an analog circuit part 4b of the IC chip.例文帳に追加

ＩＣチップをアンテナパッドにフリップチップ実装する際、アンテナパッドがＩＣチップのアナログ回路部４ｂと互いに重なり合わないように、アンテナパッドとＩＣチップの入出力端子であるパッド部４ａとの接合位置を調節する。 - 特許庁

In a structure for connecting a large number of connecting pads 103 on one side of a semiconductor chip 101 individually with a large number of connecting pads on one side of an interposer board through a large number of solder bumps, the connecting pads 103 and the solder bumps are arranged at high density in the outer part and at high density in the central part.例文帳に追加

半導体チップ１０１の一面の多数の接続パッド１０３とインターポーザ基板の一面の多数の接続パッドとを多数の半田バンプで個々に接続する構造で、その接続パッド１０３等と半田バンプとの配列を外側の位置では高密度で中央の位置では低密度とする。 - 特許庁

According to the detection device 1, when the IC chip 30 is mounted on the circuit board 20, a positional shift between a plurality of mounting pads 21a to 21j and a plurality of terminals 31a to 31j is detected using positional shift detecting pads 22a to 22d and 23a to 23d disposed around mounting pads.例文帳に追加

回路基板２０にＩＣチップ３０を実装する際に、複数の実装用パッド２１ａ〜２１ｊと複数の端子３１ａ〜３１ｊとの間の位置ズレを、実装用パッドの周辺に設けられた位置ズレ検出用パッド２２ａ〜２２ｄ及び２３ａ〜２３ｄを用いて検出する検出装置１である。 - 特許庁

Signal line pads 1-R regarding the color output of red(R) are put together in an inner column on a substrate, signal line pads 1-G regarding the color output of green(G) are put in an intermediate column, and signal line pads 1-B regarding the color output of blue(B) in an outer column on the substrate.例文帳に追加

レッド（Ｒ）の色出力に係る信号線パッド１−Ｒが基板内側の列にまとめられ、グリーン（Ｇ）の色出力に係る信号線パッド１−Ｇ中間の列にまとめられ、ブルー（Ｂ）の色出力に係る信号線パッド１−が基板外側の列にまとめられる。 - 特許庁

A test probe is contacted with only a portion of representative input/output pads among a plurality of input/output pads, data inputted from the representative input output pad are expanded to data equivalent to all input output pads by a compressed data expanding circuit 631.例文帳に追加

複数の入出力パッドのうち、一部の代表入出力パッドにのみ試験用の針を当て、代表入出力パッドから入力されたデータを、圧縮データ展開回路６３１により、すべての入出力バッド分のデータに展開する。 - 特許庁

A plurality of data pads 22a for inputting and outputting data are arranged near one side of the outer periphery of a substrate 20 along the one side, and a plurality of data pads 22b for inputting and outputting the data are disposed along the plurality of data pads 22a on the inner side.例文帳に追加

データの入出力を行う複数のデータパッド２２ａは、基板２０の外周の一辺の近傍に、その一辺に沿って配置され、複数のデータパッド２２ａに沿って、その内側にデータの入出力を行う複数のデータパッド２２ｂが配置されている。 - 特許庁

There are provided a first board 1 with a first junction part 3, comprising a plurality of pads capable of giving and receiving signals to and from mounted electronic components 2a, 2b formed, and a second board 5 with a second junction part 6, comprising a plurality of pads which are metal bonded to each pads and provide an electrical conductivity formed.例文帳に追加

搭載された電子部品２ａ，２ｂに対する信号の授受を可能にする複数のパッドからなる第一接合部３を形成した第一基板１と、前記各パッドに金属結合されて電気的な導通を実現する複数のバンプからなる第二接合部６を形成した第二基板５とが備えられる。 - 特許庁

Consequently, the probing carried out for the pads only for probing and the double use pads provided in the periphery of the semiconductor chip will be sufficient, and even when the pads only for bonding are arranged on the input/output buffer etc., no problem occurs even if many times of probing inspections are carried out.例文帳に追加

これにより、半導体チップの周辺部に設けられたプロービング専用パッド及び兼用パッドに対してプロービングを行えば足りるようになり、ボンディング専用パッドは入出力バッファ上等に配置しても、多数回のプロービングに対しても不都合が生じる懸念が解消される。 - 特許庁

A printed board 3 has the pads 5 for joining the main body section joining the main body section of the surface mount device 2 and the pads 6 for joining leads joining the leads 2c extended from the surface mount device 2 in the periphery of the pads 5 for joining the main body section.例文帳に追加

プリント基板３は、表面実装部品２の本体部が接合される本体部接合用パッド５と、本体部接合用パッド５の周囲において表面実装部品２から延出するリード２ｃが接合されるリード接合用パッド６を備えている。 - 特許庁