「System Clock」に関連した英語例文の一覧と使い方(19ページ目) - Weblio英語例文検索

To provide a PLL circuit that can output a line lock clock signal with a very high multiple number synchronously with a horizontal synchronizing signal in a system such as a TV or a VTR without deteriorating the quality of the clock signal such as jitter.例文帳に追加

ＴＶやＶＴＲなどのシステムにおいて、水平同期信号に同期した非常に高い逓倍数のラインロッククロック信号を、ジッタなどのクロック品質を劣化させずに出力させる。 - 特許庁

The server rack system sets the CPU clock frequencies of a plurality of servers while shifting the frequencies in each predetermined shift width, and controls the CPU clock frequencies of the plurality of servers to circulate the frequencies in each constant time.例文帳に追加

複数のサーバのＣＰＵクロック周波数を所定シフト幅づつずらして設定し、且つ、複数のサーバのＣＰＵクロック周波数を一定時間毎に巡回させるように制御する。 - 特許庁

A system controller IC 1 transfers data to an IC 2 in periods of a Hi pulse of a clock 56 through an external bus line 51 and to an IC 3 in Lo pulse periods of the clock 56.例文帳に追加

システムコントローラＩＣ１から外部データバスライン５１を介して、クロック５６のＨｉパルスの期間にＩＣ２へのデータを、クロック５６のＬｏパルス期間にＩＣ３へのデータを転送する。 - 特許庁

A clock control circuit (103) down-converting an internal clock (Φ1) of LSI (101) is provided and a control system operating an associative memory circuit (102) using a slowed control signal is provided.例文帳に追加

ＬＳＩ（１０１）の内部クロック（Φ１）をダウンコンバートするクロック制御回路（１０３）を設け、遅くした制御信号を用いて連想メモリ回路（１０２）を動作させる制御方式を提供する。 - 特許庁

To provide a clock system of a parent-and-child type capable of restricting increase on the number of parts and costs, enabling clock adjusting work to be conducted in a short time, and improving water-proofing performance.例文帳に追加

親子式の時計システムにおいて、部品点数やコストの増加を抑えることができ、時刻合わせ作業を短時間で行え、防水性能も向上できる時計システムを提供すること。 - 特許庁

On the basis of a clock signal of a system clock generator 17 provided on an endoscope base part 13, a small amplitude signal corresponding to a drive signal of the imaging element 23 is outputted from a driver 21.例文帳に追加

内視鏡基部１３に設けられたシステムクロックジェネレータ１７のクロック信号に基づいてドライバ２１から撮像素子２３の駆動信号に対応する小振幅信号を出力する。 - 特許庁

To provide an in-vehicle clock synchronization system capable of synchronizing various clocks mounted in a car with the time of the most precise clock among the clocks.例文帳に追加

車両に装備される多様な時計装置において、最も精度の高い時計の時刻に他の時計を同期させることができる自動車内時計の同期システムを提供すること。 - 特許庁

To attain highly accurate synchronization by detecting a time notification from an external reference clock without a delay and acquiring the time of a system clock which is a comparison object at the time without a delay.例文帳に追加

外部の基準時計からの時刻通知を遅延なく検知し、そのときの比較対象であるシステム時計の時刻を遅延なく取得することにより、精度の高い同期を実現する。 - 特許庁

The panel 13 is provided with an active system state monitoring circuit 16, an enable circuit 17, a clock disconnection detection circuit 18, a clock selection circuit 19 and a phase synchronous oscillator 10.例文帳に追加

クロック分配盤１３は、現用系状態監視回路１６と、イネーブル回路１７と、クロック断検出回路１８と、クロック選択回路１９と、位相同期発振器１０とを備えている。 - 特許庁

A synchronization block 13 outputs the clock signals outputted from the blocks 11, 12 synchronously with the leading edge of the system clock signal of a frequency higher than 25 MHz.例文帳に追加

同期ブロック１３は、各ブロック１１および１２から出力されるクロック信号を、２５ＭＨｚより高い周波数のシステムクロック信号の立ち上がりエッジに同期させて出力する。 - 特許庁

To provide a DLL (Delay Locked Loop) circuit that provides an output of a clock signal of one system fixed with respect to both leading and trailing edges of a clock signal with a decreased chip size and reduced power consump tion.例文帳に追加

クロック信号の立ち上がりと立ち下がりの両エッジに対して固定される一系統のクロック信号を出力して、チップサイズを小型化して消費電力を削減する。 - 特許庁

To provide a clock generating circuit that reduces a noise level of unwanted radiation while suppressing expansion in circuit scale, and to provide a power supply system and a clock signal frequency changing method.例文帳に追加

回路規模の増大を抑制しつつ、不要輻射のノイズレベルを低減するクロック発生回路、電源供給システム及びクロック信号の周波数変更方法を提供すること。 - 特許庁

This clock design data accumulation server system 58 has, at least, a server 60 operated by a clock manufacturer, a database 68 for ordering data and a database 69 for image data.例文帳に追加

本発明に係る時計デザインデータ蓄積サーバシステム５８は、少なくとも、時計の製造業者が運営するサーバ６０と注文データ用データベース６８と画像データ用データベース６９とを有する。 - 特許庁

A WST detecting circuit 16 is provided with a timing oscillator 31 and a sampling rate converter 32, and extracts the WST data using a WST data clock and an asynchronous system clock.例文帳に追加

ＷＳＴ検出回路１６は、タイミングオシレータ３１及びサンプリングレートコンバータ３２を設け、ＷＳＴデータクロックと非同期のシステムクロックＣｓによってＷＳＴデータを抽出している。 - 特許庁

The bus arbitration system saves on switching power by the clock signal by disabling the clock signal used by the plurality of bus masters until permission is granted from the arbiter.例文帳に追加

アービタから許可されるまで、複数のバスマスタに利用されるクロック信号をディセーブルさせることによって、クロック信号によるスイッチング電力を節減するバス仲裁システムである。 - 特許庁

Furthermore, in the came of changing the frequency, a flip-flop 15 of a system clock stop circuit 14 is reset to allow an OR gate 16 to supply a system clock to a frequency revision circuit 9, and a discrimination section 11 uses an operation end signal to set the flip-flop 15 so as to interrupts transmission of the system clock to the frequency revision circuit 9.例文帳に追加

また、周波数を変更しようとするときにシステムクロック停止回路１４のフリップフロップ１５をリセットし、オアゲート１６から周波数変更回路９にシステムクロックを供給し、判定部１１からの動作終了信号によってフリップフロップ１５をセットして、システムクロックの周波数変更回路９への伝達を遮断する。 - 特許庁

Thus, even without making a circuit system for demodulating the encoded video data operate by the system clock in synchronizism with a reference clock (PCR) transmitted from an encoding device side, a demodulation output timing of the encoded video data in synchronism with the PCR can be obtained and the PLL circuit for system clock generation synchronized with the PCR can be dispensed with.例文帳に追加

これにより、符号化装置側から伝送される基準クロック（ＰＣＲ）に同期したシステムクロックにより符号化ビデオデータを復調する回路系を動作させなくとも、ＰＣＲに同期した符号化ビデオデータの復調出力タイミングが得られるようになり、ＰＣＲに同期したシステムクロック生成のためのＰＬＬ回路は不要とできる。 - 特許庁

The data transmission system for transmitting data packets to the IP network includes a clock packet transmitting apparatus for transmitting clock packets to a bus line at a fixed time interval and a plurality data packet transmitting apparatuses each of which receives a clock packet from the bus line and transmits a data packet to the IP network synchronously with the received clock packet.例文帳に追加

ＩＰネットワークへデータパケットを送出するデータ送信システムであって、一定の時間間隔でクロックパケットをバスラインに送出するクロックパケット送出装置と、バスラインからクロックパケットを受信して、受信したクロックパケットに同期してデータパケットを各々がＩＰネットワークへ送出する複数のデータパケット送出装置と、を有する。 - 特許庁

To provide a clock supply control system capable of easily and automatically designing a gated clock, with which the characteristics of minimizing a clock skew and suppressing increase in the signal delay of an enable signal are satisfied, in a short time in gated clock design under the control of a multi- input/multi-stage enable buffer.例文帳に追加

多入力・多段のイネーブルバッファで制御されたゲーテッドクロック設計において、クロックスキューの最小化及びイネーブル信号の信号遅延増加を抑制するという特性を満たすゲーテッドクロック設計を容易且つ短時間で自動的に行うことができるクロック供給制御方式を提供すること。 - 特許庁

A timing extraction is not carried out by a clock data recovery circuit independently in each parallel data channel, and a plurality of parallel data signals produced from the same clock source are subjected to a re-timing process by use of a frame synchronizing system on the basis of a single clock signal extracted by using the clock data recovery circuit from a data signal.例文帳に追加

並列データチャネル毎に独立にクロックデータリカバリー回路によるタイミング抽出を行わず、同一クロック源から生成される複数の並列データ信号を、データ信号からクロックデータリカバリー回路を用いて抽出した単一のクロック信号を基準に、フレーム同期方式を用いてリタイミング処理する。 - 特許庁

To provide a semiconductor device for clock generator, a system board, and a multi-phase clock generating circuit in which stable operations of a circuit is made possible and an output clock signal of a uniform duty ratio is obtained by generating a clock signal with a frequency-divided output smaller than or equal to a decimal point of an oscillation frequency of a VCO.例文帳に追加

ＶＣＯの発振周波数の小数点以下の分周出力によりクロック信号を生成して回路の安定動作を可能とし、また均等なデューティ比の出力クロック信号を得ることができるクロックジェネレータ用の半導体装置、システムボード、多相クロック発生回路を提供する。 - 特許庁

A current frequency of each system clock is approximated, and the expectation is updated based on the approximated current frequency of one or more of the system clocks.例文帳に追加

各システムクロックの現在の周波数が見積られ、１つ以上のシステムクロックの見積られた現在の周波数に基づき、期待値が更新される。 - 特許庁

To provide an optical fiber transmission system capable of reducing the manufacturing cost of the system by using a common clock both in a trans mitting portion and in a receiving portion.例文帳に追加

送信部および受信部で共通クロックを使用することにより、システムの製造コストを下げられる光ファイバー伝送システムを提供する。 - 特許庁

A reference clock part 206 of facsimile equipment 201 clocks the time (standard time) in the case wherein the time adjustment system like the summertime system is not adopted.例文帳に追加

ファクシミリ装置２０１の基準クロック部２０６はサマータイム制度のような時刻調整制度を採用しない場合の時刻（標準時刻）を計時している。 - 特許庁

DIGITAL LOGIC PROCESSING DEVICE AND GATING METHOD OF CLOCK SIGNAL SUPPLIED TO THE SAME, AND SYSTEM ON CHIP INCLUDING THE SAME AND STREAMING PROCESSING SYSTEM USING THE SAME例文帳に追加

デジタルロジックプロセッシング装置とそれに供給されるクロック信号のゲーティング方法、及びそれらを含むシステムオンチップとそれを用いたストリーミングプロセッシングシステム - 特許庁

To provide a method, an apparatus, a system and a product to maintain a virtual real-time clock (vRTC) in a computer system that is logically partitioned.例文帳に追加

論理的に区分されたコンピュータ・システム内で、仮想リアルタイム・クロック（ｖＲＴＣ）を維持するための方法、装置、システムおよび製品を提供すること。 - 特許庁

In the present general computer system, this method is realized without a dedicated device, by using the clock and information processing performance of the system.例文帳に追加

現在の一般的なコンピュータシステムにおいて、システムの持つ時計および情報処理能力を利用することで、専用の装置なしにこの方式を実現する。 - 特許庁

To provide a repeater for an ATM network, which can immediately locate a a fault, where the fault is a loss of network synchronism that occurs in an ATM network system using a master clock system.例文帳に追加

マスタークロック方式のＡＴＭ網システムで、網同期ハズレが起こった場合、この障害がどの部位で起こったかを直ちに検知できるようにする。 - 特許庁

The time comparison unit 162 finds the difference between the DTS extracted from the PES and an STC (System Time Clock) generated by a system time generation unit 180.例文帳に追加

時刻比較部１６２は、ＰＥＳから抽出したＤＴＳと、システム時刻生成部１８０により生成されるＳＴＣとの差分を求める。 - 特許庁

A personal computer 30 obtains a standard time from an internet 50, and updates a system time clocked by its own system clock 40 into a standard time.例文帳に追加

パーソナルコンピュータ３０は、インターネット５０から標準時間を取得して、自己のシステムクロック４０が計時するシステム時間を標準時間に更新する。 - 特許庁

To provide a bus system and a method and a device for command transmission which can improve the performance of the whole system by decreasing the idle clock of a data bus.例文帳に追加

データバスのアイドルクロックを減少させてシステム全体の性能を向上させうるバスシステム及びそのコマンドの伝達方法およびその装置を提供する。 - 特許庁

To reduce power consumption and enhance battery utilizing efficiency by incorporating control of a system clock to a sequence of camera operations and switching a clock frequency, depending on processing contents of a system, independently of the state of battery voltage.例文帳に追加

カメラ動作のシーケンスにシステムクロックの制御を組み入れ、バッテリー電圧の状態に関わらずシステムの処理内容に応じてクロック周波数を切り替えることで、消費電力の低減及びバッテリー使用効率の向上等を達成する。 - 特許庁

When the timing for driving the solid state image sensor is controlled for a variation in system clock frequency informed from the signal processing section, image quality of the image signal can be kept constant even if the system clock frequency is varied.例文帳に追加

さらに、前記信号処理部より通知されたシステムクロック周波数の変化に対して、固体撮像素子の駆動タイミングを制御すれば、システムクロック周波数が変わっても画像信号の画質を一定に保つことが可能となる。 - 特許庁

The D type flip-flop comprises: a dynamic system mater latch circuit receiving a D signal synchronously with a clock to temporarily latch the signal; and a static system slave latch circuit for statistically latching an output signal of the master latch circuit synchronously with the clock.例文帳に追加

Ｄ信号をクロックに同期して入力して一時的に保持するダイナミック式マスタラッチ回路と、前記クロックに同期して前記マスタ回路の出力信号を静的に保持するスタティック式スレーブラッチ回路とから構成する。 - 特許庁

Thus, since a signal transmission distance per one clock cycle in the bus system 19 is shortened more than that when transmitted between the bus master 21 and the bus slave 22 by one clock cycle, the operating frequency of the bus system can be increased.例文帳に追加

これにより、該バス・システム１９における１クロック・サイクル当たりの信号伝送距離は、バス・マスタ２１−バス・スレーブ２２間を１クロック・サイクルで伝送させるときのものに比し、短縮されるので、バス・システムの動作周波数を増大できる。 - 特許庁

Also, as self-timing architecture separates between environment (what is clocked in a system clock) and access for a core, access can be performed with the speed of a core processing plural times in one cycle of a system clock.例文帳に追加

また自己タイミング・アーキテクチャは、（システムクロックで何がクロックされているかの）環境とコアへのアクセスとの間を完全に分離するので、システムクロックの１サイクル中に複数回のアクセスを処理しつつ、コアの速度でアクセスすることができる。 - 特許庁

This portable lighting system with a detachable clock is composed of a square pillar-shaped lighting system body 1 having a light source, a light source battery, and a circuit for lighting, on the inside; and a notch in a part of the surface; and a clock 21 capable of attaching to and detaching from the notch.例文帳に追加

内部に光源、その電源電池および点灯用回路を備え、表面の一部に切り欠き部を形成した角柱状の照明装置本体１と、その切り欠き部に着脱自在な時計２１とから構成される。 - 特許庁

To obtain a subordinate synchronization changeover system by which a clock path is switched through integrated control from a terminal station device without causing a block state of the clock path in a loop network on the occurrence of a fault of a transmission line of an active system.例文帳に追加

運用系の伝送路障害が発生した場合に、ループ網内のクロックパスの閉塞状態を発生させることなく、ある端局装置からの一括制御にてクロックパスを切替えるようにした従属同期切替方式を得る。 - 特許庁

A data transfer system comprises a data transmitting section for transmitting a second clock signal generated by frequency-dividing a first clock signal and a data signal containing 2 bits in each cycle of the second clock signal, and a data receiving section for receiving the second clock signal and the data signal and detecting the 2 bits contained in the data signal independently for each cycle of the second clock signal.例文帳に追加

データ転送システムは、第１のクロック信号を分周して生成された第２のクロック信号と、第２のクロック信号の１サイクル毎に２ビットを含むデータ信号と、を送信するデータ送信部と、第２のクロック信号及びデータ信号を受信し、データ信号に含まれる２ビットを第２のクロック信号の１サイクル毎に独立して検出するデータ受信部と、を備える。 - 特許庁

In a clock-synchronous communication system, a clock pulse being a communication clock is output from a master device to a slave device so as to synchronize the master device and slave device, the data transmitting side transmits a data signal to a data signal line with one edge timing of the clock pulse, and the data receiving side receives the data signal from the data line with the other edge timing of the clock pulse.例文帳に追加

クロック同期式通信システムでは、マスタ装置からスレーブ装置へ同期用の通信クロックであるクロックパルスが出力されると共に、データを送信する側は、クロックパルスの一方のエッジタイミングで、データ信号線へデータ信号を送出する動作を行い、データを受信する側は、クロックパルスの他方のエッジタイミングで、データ信号線からデータ信号を受信する動作を行う。 - 特許庁

To utilize a clock having high frequency stability from the existing radio communication system without increasing the number of connection cables by providing a new radio communication system side by side to the existing radio communication system.例文帳に追加

既設の無線通信システムに新たな無線通信システムを併設し、接続ケーブル数を増やすことなく、既設の無線通信システムからの周波数安定度の高いクロックを利用する。 - 特許庁

To provide a display system for transmitting a data signal, control signal, clock signal and setting signal via an EDDS interface with an embedding system and a related data transmission system.例文帳に追加

ＥＤＤＳインターフェイスを介してデータ信号、制御信号、クロック信号及び設定信号を埋め込み方式で伝送する表示システム及び関連するデータ伝送方法を提供する。 - 特許庁

A switch 29a controlled by a switch control part 30 which is controlled by a system control circuit 31 of an optical disk reproducing system is so controlled that it may selectively use a read clock generated in a read channel part 20 or a frequency divided clock of the read clock, which is generated by a frequency divider 28a, as the operation clock in the tracking error detection device.例文帳に追加

光ディスク再生システムのシステム制御回路３１によって制御されるスイッチ制御部３０が制御するスイッチ２９ａは、リードチャネル部２０において生成される読み出しクロック、もしくは分周器２８ａにより生成される読み出しクロックの分周クロックをトラッキング誤差検出装置における動作クロックとして、選択的に用いるように制御する構成とした。 - 特許庁

The clock signal generating circuit that applies frequency- division to a system clock, is provided with an adder that sums external input data and a preceding sum result and a storage means that stores the result of sum of this adder synchronously with the system clock and supplies the output to the adder as the preceding sum result, and extracts the most significant bit of the output of the storage means as a clock signal.例文帳に追加

システムクロックを分周してクロック信号を発生させるクロック信号発生回路において、外部入力データと前回の加算結果とを加算する加算器と、この加算器の加算結果をシステムクロックに同期して記憶し出力を加算器に前回の加算結果として供給する記憶手段とを備え、記憶手段の出力の最上位ビットをクロック信号として取り出す。 - 特許庁

When there is a system bus right request being a use request for the system bus from the external device, when a data processing part sends out a system bus right response for permitting use of the system bus, a clock control part 107 determines whether or not to stop the internal clock according to the existence of an external operand access request and an external command fetch request for using the system bus.例文帳に追加

外部装置からシステムバスの使用要求であるシステムバス権要求があった際、データ処理部がシステムバスの使用を許可するシステムバス権応答を送出すると、クロック制御部１０７では、システムバスを用いる外部オペランドアクセス要求や外部命令フェッチ要求の有無に応じて内部クロックを停止するか否かを決定する。 - 特許庁