| 例文 |
buffer errorの部分一致の例文一覧と使い方
該当件数 : 345件
When the notification is received via the RTCP part 117, a reception buffer time and processing parameter setting part 119 performs setting processing of reception buffer time and processing parameter, based on the notification, so as to set an encoding part 111 and a forward error correction (FEC) part 112.例文帳に追加
受信バッファ時間・処理パラメータ設定部119は、RTCP部117を介してこの通知を受け取ると、その通知に基づいて受信バッファ時間・処理パラメータ設定処理を行い、符号化部111やFEC部112の設定を行う。 - 特許庁
Error information stored in reception cell data is checked after acquisition of an empty buffer; and if error information is ineffective, it is discriminated whether the destination information stored in reception cell data is matched with self destination information or not.例文帳に追加
空バッファを取得した後、受信セルデータ内に格納されているエラー情報をチェックし、エラー情報が無効である場合には受信セルデータ内に格納されている宛先情報と自己宛先情報との一致、不一致を判定する。 - 特許庁
When the error of the transmission data occurs, the transmission circuit 24 transmits a retransmission demand signal 28A or 28B capable of specifying the transmission buffer used for transferring the frame of the transmission data causing error to the DMA controller 16.例文帳に追加
送信回路24は、送信データのエラーが発生した場合に、該エラーが発生した送信データのフレームの転送に用いた送信バッファが特定できる再送要求信号28A又は28BをDMAコントローラ16に送信する。 - 特許庁
When POR of a memory module 1 is performed, first parts P1a to Pna on pages P1 to Pn are read from the NAND-type flash memory 3, and written into a buffer memory 6 after prescribed error correction processing by an error correction part 7.例文帳に追加
メモリモジュール1のPOR時に、ページP1〜Pnの第1部分P1a〜PnaがNAND型フラッシュメモリ3から読み出され、エラー訂正部7によって所定のエラー訂正処理が行われた後、バッファメモリ6に書き込まれる。 - 特許庁
The headphone 20 uses a receiver 41 to receive the data, an error detection correction circuit 42 corrects an error and stores the resulting data to a data buffer 43, a digital/analog converter amplifier circuit 44 sequentially reads the data to drive a speaker 24.例文帳に追加
ヘッドフォン20は、上記送信データを受信装置41で受信し、エラー検出訂正回路42でエラーを訂正してデータバッファ43に格納し、D/A変換アンプ回路44により順次読み出してスピーカ24を駆動する。 - 特許庁
A second dot determination part 53 sequentially recognizes a pixel at a second prescribed position, and determines the presence or absence of the dot formation based on the gradation value of the recognized pixel and the error value to the recognized pixel stored in the error buffer 55.例文帳に追加
第2のドット判定部53は、第2の所定位置にある画素について順次着目し、着目画素の階調値と誤差バッファ55に記憶された着目画素に対する誤差値とに基づいて、ドット形成の有無を判定する。 - 特許庁
The process control part 22 supervises the effacing of the underrun error, reads the image data from the data buffer part 20, and outputs the image data to the conversion part 24 to resume the printout by the image output part 12, when the underrun error is removed.例文帳に追加
処理制御部22はアンダーランエラーの解消を監視し、アンダーランエラーが解消したときに、データバッファ部20から画像データを読み出し、変換部24に出力して画像出力部12による印刷出力を再開する。 - 特許庁
When it is determined by the error determination unit 2 that the outline buffer 106 overflows with the contour data, a pixel position transfer unit 3 performs the setting by adding a numeric value in excess of a numeric value that can be set in the outline buffer 106 to a numeric value of the outline buffer 106 for the pixel adjacent to the original overflowing pixel.例文帳に追加
ピクセル位置移送部3は、エラー判定部2でアウトラインバッファ106が輪郭データでオーバーフローすることを判別した場合に、そのアウトラインバッファ106に設定できる数値を超える分の数値を、元のオーバーフローする画素に隣接する画素のアウトラインバッファ106の数値に加算して設定する。 - 特許庁
When receiving the retransfer requirement during the data enable time, a transmitter detects the error, changes a memory access region of the buffer, performs a series of data transfer to the last, and reads out the data required the retransfer from the buffer and retransfers them.例文帳に追加
転送装置は、データイネーブルの期間内に再送要求を受信すると、誤りを検出しバッファのメモリアクセス領域を変更し一連のデータ転送を最後まで行い、次いで再送要求のあったデータをバッファから読み出し再送する。 - 特許庁
Since the buffer 816 can read all the interleaved data in one clock cycle, a data rearrangement circuit or the like to store the data to the buffer is not required and a bit number for the error position information of the user data can be decreased.例文帳に追加
これにより、バッファ816は、1クロックサイクルで全インタリーブのデータを読み込むことができるため、データをバッファに格納するためのデータ並べ替え回路等が不要となり、かつ、ユーザデータ誤り位置情報のビット数を削減することができる。 - 特許庁
When a recording error occurs (YES at #3) during data recording of a 1st disk (#2) while storing the data in a buffer memory (#1), the optical disk device ejects the optical disk after finalizing it (#4) and records the data stored in the buffer memory 9 on a spare optical disk (#5).例文帳に追加
バッファメモリにデータを蓄積しながら(#1)、1枚目の光ディスクのデータ記録中に(#2)、記録エラーが発生すると(#3においてYES)、光ディスクをファイナライズした後(#4)、排出して、バッファメモリ9に蓄積したデータを予備の光ディスクに記録する(#5)。 - 特許庁
At the occurrence of an error, the controller part moves the data stored in the receiving buffer to a print data spool part 305c and stores also data received thereafter in the spool part 305c.例文帳に追加
エラーが生じると、受信バッファに格納されていたデータを印刷データスプール部305cに移動するとともに、それから受信するデータもスプール部305cに格納する。 - 特許庁
This procedure can reduce a memory band that accesses the error buffer 238 while reducing the capacity of the relay memory 214, and therefore significantly reduce mounting cost for hardware.例文帳に追加
これにより、遅延メモリ214の容量を削減しつつ、誤差バッファ238にアクセスするメモリ帯域を削減することができ、ハードウェアの実装コストを大幅に削減可能となる。 - 特許庁
A difference calculating section 106 calculates the resolution conversion error Dt when the image of one tile stored in the tile buffer 103 is converted to have a one half resolution.例文帳に追加
差分算出部106は、タイルバッファ103に格納された1タイルの画像を、1/2の解像度に変換した際の解像度変換誤差Dtを算出する。 - 特許庁
The reproduced information signal, whose error is corrected, is fed to buffer memories 21, 22,..., 2M, 2M+1, 2M+2,..., 2M+N via a canal path 6, the ECC encoder 5, and I/F 31, 32,..., 3M, 3M+1, 3M+2,..., 3M+N.例文帳に追加
エラー訂正された再生情報信号は、カナルパス6、ECCエンコーダ5、I/F3_1、3_2 ・・・3_M、3_M+1、3_M+2・・・3_M+Nを介してバッファメモリ2_1、2__2 ・・・2_M、2_M+1、2_M+2・・・2_M+Nに供給される。 - 特許庁
IMAGE OUTPUT APPARATUS, IMAGE PROCESSING METHOD, ERROR BUFFER MEMORY MANAGEMENT METHOD, LIST MANAGEMENT METHOD, IMAGE OUTPUT CONTROL APPARATUS, IMAGE PROCESSING PROGRAM, STORAGE MEDIUM, AND IMAGE PROCESSING PRINT SYSTEM例文帳に追加
画像出力装置、画像処理方法、誤差バッファメモリ管理方法、リスト管理方法、画像出力制御装置、画像処理プログラム、記憶媒体および画像処理印刷システム - 特許庁
To provide an error correcting LSI device which decreases its buffer size without losing conventional data processing capacity and capable of reducing the load on a system controller.例文帳に追加
従来のデータ処理能力を損なわずに、エラー訂正LSI装置のバッファサイズを削減し、またシステムコントローラの負荷を軽減したエラー訂正LSI装置を提供する。 - 特許庁
When recovered from the error, the controller part returns a storage destination for the received data to the receiving buffer 307, reads out data from the print data spool part 305c and resumes outputting.例文帳に追加
エラーから復帰すると、受信したデータの格納先を受信バッファ307に戻すとともに、印刷データスプール部305cからデータを読み出して出力を再開する。 - 特許庁
Error correction is conducted for the data written on a buffer memory 14 by a correcting circuit(BIS/LDC/ID correction)15 and BIS correction is performed first.例文帳に追加
バッファメモリ14上に書き込まれたデータは、訂正回路(BIS/LDC/ID訂正)15によって誤り訂正が行われ、最初にBIS訂正が行われる。 - 特許庁
This method and this device are for accessing the DVD data, and in the device for accessing the DVD data, a row data buffer and an error detection code file are added.例文帳に追加
DVDデータにアクセスするための方法及び装置であり、DVDのデータにアクセスするための装置では、行データバッファ及び誤り検出符号ファイルが加えられている。 - 特許庁
An error correction circuit 8 performs de-inter-leave for reproduced data which is demodulated by a modulation/demodulation circuit 6 and recorded in a buffer memory 9 via a mediation circuit 7.例文帳に追加
誤り訂正回路8は、変復調回路6で復調され、調停回路7を介してバッファメモリ9に記録された再生データに対してデインターリーブ処理を施す。 - 特許庁
To provide a CRC error detecting circuit which divides multiplexed data by using a buffer memory and, at the same time, can perform CRC operation without using any shift register.例文帳に追加
多重化されたデータをバッファメモリを用いて分割し、それとともに、シフトレジスタを用いずにCRC演算を行うことができるCRC誤り検出回路を提供する。 - 特許庁
When the error occurs, whether specified or larger data is stored in a buffer memory 140 or not is confirmed and then the retry action is executed when the data is stored.例文帳に追加
ここで、エラーがある場合には、バッファメモリ150に規定以上のデータが蓄えられているかを確認し、データが規定以上ある場合には、リトライ動作を実行する。 - 特許庁
This error correcting method for a high density DVD system is provided with a step for forming an error correction block by laterally coupling a plurality of error correction blocks in a prescribed size, a step for storing a plurality of rows in a buffer and a step for bundling newly buffered blocks in a prescribed unit and interleaving them.例文帳に追加
本発明の高密度DVDシステムのエラー訂正方法は、所定サイズのエラー訂正ブロックを複数個横に結合して結合されたエラー訂正ブロックを形成する段階と、複数の行をバッファに貯蔵する段階と、前記新たにバッファリングされたブロックを所定単位に束ねてインターリービングする段階とを含む。 - 特許庁
An inclination correction value calculating part 10 finds an inclination correction value to be found from the size of the error and the number of samples in the frame and a decoded data correcting part 11 corrects the error frame so as to continue it with the next frame by distributing the inclination correction value to the respective sample values in the error frame outputted from a decoded data output buffer.例文帳に追加
傾斜補正値算出部10はエラーの大きさとフレーム内サンプル数とにより求まる傾斜補正値を求め、復号データ補正部11は傾斜補正値を復号後データ出力バッファから出力されるエラーフレーム内の各サンプル値に配分してエラーフレームを次フレームと連続するように補正する。 - 特許庁
A control circuit 6 controls a writing point for making data demodulated through a demodulator circuit 3 in the ring buffer memory 5 store, a reproducing point for reading data resulting from error-correction processing by the error-correction circuit 9, a reproducing point for indicating a position of data applied to the error-correction circuit 9, and a writing point for writing output data from the error-correction circuit 9.例文帳に追加
制御回路6は、リングバッファメモリ5の、復調回路3で復調されたデータを記憶させる書き込みポイント、誤り訂正回路9により誤り訂正処理がなされたデータを読み出す再生ポイント、誤り訂正回路9に供給するデータの位置を表す再生ポイント、および誤り訂正回路9からの出力データを書き込む書き込みポイントを制御する。 - 特許庁
Impedance adjustment is performed for both of the replica buffers 110, 130 on the basis of the potential of the terminal ZQ and accordingly, the adjustment error of one of the replica buffers is not superimposed on the adjustment error of the other replica buffer.例文帳に追加
本発明によれば、レプリカバッファ110,130のいずれに対してもZQ端子の電位を基準としてインピーダンス調整が行われることから、一方のレプリカバッファの調整誤差が他方のレプリカバッファの調整誤差に重畳することがない。 - 特許庁
The memory module, which is arranged on a board and equipped with a plurality of memory devices to be controlled by an external memory controller, is provided with: a buffer having a function for detecting and correcting an error; and a nonvolatile storage region for storing the content of the error.例文帳に追加
基盤上に配置され、外部のメモリコントローラによって制御される複数のメモリデバイスを有するメモリモジュールにおいて、エラーを検出し訂正する機能を有するバッファと、エラーの内容を記憶する不揮発記憶領域とを備えた。 - 特許庁
The data transfer speed between a buffer memory 12 and the hard disc 9 is thereby enhanced while maintaining data reliability of the control data 101 weak against a data error, so as to reduce the generation rate of the overflow and the under flow in the buffer memory 12.例文帳に追加
そのため、データ誤りに対して弱い管理データ101のデータ信頼性を維持しつつ、バッファメモリ12とハードディスク装置9との間のデータ転送速度を向上することができ、バッファメモリ12のオーバーフローや、アンダーフローの発生率を低減することができる。 - 特許庁
Thereby, when the contact pin 2 is coupled succeedingly, an output end of an output buffer 1 and the input end of the input buffer 3 have a same logical level preventing an error such as logical level reversal that may occur if just conventional pull-up resistor and pull-down resistor are used.例文帳に追加
よって、次のコンタクトピン2の結合時に、出力バッファ1の出力端と、入力バッファ3の入力端は同一論理レベルにあり、従来の単なるプルアップ抵抗,プルダウン抵抗使用時のように論理レベルが反転するといったエラーは発生しない。 - 特許庁
This storage device simultaneously performs data transfer between any one of first to third sector buffer RAM and a host system device 20 data transfer between any one of first to third sector buffer RAM and an error correct code(ECC) circuit part 6 and data transfer between any one of first to third sector buffer RAM and a memory part 2 in the case of continuously writing plural pieces of sector data.例文帳に追加
連続して複数のセクタデータを書き込む場合、第1から第3セクタバッファRAMのいずれかとホストシステム装置20との間のデータ転送、第1から第3セクタバッファRAMのいずれかとECC回路部6との間のデータ転送、及び第1から第3セクタバッファRAMのいずれかとメモリ部2との間のデータ転送を同時に行う。 - 特許庁
An error detection circuit 29 detects a transmission line fault by using a detection code received from an input terminal 23, and a result buffer circuit 31 gives N sets of detection results to a discrimination circuit 3 every time those received sequentially from the error detection circuit 29 are stored.例文帳に追加
誤り検出回路29は、入力端子23から入力した検出符号を用いて伝送路誤り検出を行ない、結果バッファ回路31は、誤り検出回路29から順次渡される検出結果がN個蓄積される毎に、それらの結果を判定回路33に渡す。 - 特許庁
The optical disk reproducing device is provided with a disk motor 1, a pickup 2, a servo processing part 3, a system controller 4, a memory controller 5, a memory 6, a demodulation part 7, an error correction part 8, an error correction buffer 9, a descramble - EDC part 10, a host I/F part 11 and a host computer 12.例文帳に追加
光ディスク再生装置は、ディスクモータ1と、ピックアップ2と、サーボ処理部3と、システムコントローラ4と、メモリコントローラ5と、メモリ6と、復調部7と、エラー訂正部8と、訂正バッファ9と、デスクランブル・EDC部10と、ホストI/F部11と、ホストコンピュータ12とを備えている。 - 特許庁
Since the error correction of a PO sequence is performed with partial block data composed of the data of L bytes in a PI code direction and N pieces in a PO code direction as a unit from the correction buffer 9, the frequency of access to the memory 6 is reduced and the error correction processing is performed at a high speed.例文帳に追加
訂正バッファ9からPI符号方向にLバイト、PO符号方向にN個のデータからなる部分ブロックデータを単位としてPO系列のエラー訂正を行うため、メモリ6へのアクセス頻度を減らして同エラー訂正処理を高速に行うことができる。 - 特許庁
An error judgement part 20 judges the state of an error flag fe in data temporally precedent to the above one-bit digital signal D'R for reproduction sent from a buffer 16 to the decoder 17, e.g. a data sequence Dd for judgement which should be sent to the decoder 17 a prescribed time later.例文帳に追加
エラーフラグ判断部20は、バッファ16からデコーダ17に送られる上記再生用1ビットデジタル信号D_R’よりも時間的に前のデータ、例えば所定時間後にデコーダ17に送られるべき判断用データ列D_d中のエラーフラグf_eの状態を判断する。 - 特許庁
A recording error is detected by a recording error detecting means 110, when information is recorded to the scrambled data precedently stored in a buffer 116 again, an exclusive OR between a preceding scramble key and a new scramble key is taken, a key of differential scramble is generated and scramble is performed.例文帳に追加
記録エラーを記録エラー検出手段110にて検出し、先行してバッファ116に格納されたスクランブルデータに対して再度記録する際、先行スクランブルキーと新スクランブルキーの排他的論理和を取り、差分スクランブルのキーを生成しスクランブルを行う。 - 特許庁
To perform data processing at high speed using a buffer memory and an error correcting memory and to use memory capacity to the maximum, in an apparatus performing recording and reproduction with a DVD or the like as an object.例文帳に追加
DVD等を対象として再生や記録を行う装置において、バッファメモリと誤り訂正用メモリを用いてデータ処理を高速に行い、メモリ容量を最大限に使用する。 - 特許庁
In this case, an underrun error occurs, the process control part 22 interrupts a reading process of the image data from the data buffer part 20 and makes the conversion part 24 output the white image data.例文帳に追加
ここで、アンダーランエラーが発生すると、処理制御部22はデータバッファ部20からの画像データの読み出し処理を中断し、変換部24に白の画像データを出力させる。 - 特許庁
The buffer means 3c outputs, to error insertion module means 3f, second communication information retained in a second entry indicated by the read pointer value retained by the read pointer means 3b.例文帳に追加
さらにバッファ手段3cは、リードポインタ手段3bが保持するリードポインタ値が示す第2のエントリに保持された第2の通信情報をエラー挿入モジュール手段3fに出力する。 - 特許庁
The addition of the error correcting information and the decode of encoding using the interleaving method are executed in parallel, and the data having smaller redundancy outputted in parallel are lined up on a buffer memory 11.例文帳に追加
エラー訂正情報の付加及び、インターリーブ手法を用いた符号化の復号を並列に行い、並列に出力された冗長度の少ないデータをバッファメモリ上で整列させる。 - 特許庁
To enable DRAW by securing continuity of recording data without employing a packet write method even in a situation in which a buffer-under-run error is generated.例文帳に追加
バッファアンダーラン・エラーが発生する状況であっても、パケットライト方式を採用せずに記録データの連続性を確保して追記が行えるようにした光ディスク記録装置を提供する。 - 特許庁
The detected output 8P and the detected output 8S of the s-polarized component stored in the buffer memory 52 are compared with each other for every two-dimensional picture element (bits) to detect the presence or absence of an error.例文帳に追加
その検出出力8Pとバッファメモリ52に蓄えられたs偏光成分の検出出力8Sとを2次元データの画素(ビット)ごとに比較してエラーの有無を検出する。 - 特許庁
Also, the transfer of the data between the encoding/decoding circuit 16 and the 1st error correction circuit 14 or the buffer controller 11 is carried out by a prescribed handshake through a bus.例文帳に追加
また、符号化/復号化回路16と、第1誤り訂正回路14やバッファコントローラ11との間のデータの転送は、バスを介して所定のハンドシェイクにより行うようにした。 - 特許庁
To allow the write-in of data always to be performed at an exact position without accumulating phase errors even though the interruption and restart of the write-in of the data are repeated by the buffer under-run error preventing function.例文帳に追加
バッファアンダランエラー防止機能によるデータ書き込みの中断と再開を繰り返しても、位相誤差が累積せずに常に正確な位置でデータの書き込みを行えるようにする。 - 特許庁
To provide picture conversion processing method/conversion processor by which the memory capacity of an error buffer is reduced, the memory capacity of a memory device is miniaturized and a picture conversion processing speed is speeded up.例文帳に追加
誤差バッファのメモリ容量を減らし、メモリデバイスのメモリ容量を小型化するとともに画像変換処理速度を高速化した画像変換処理方法と装置とを提供する。 - 特許庁
The hold error prevention method in semiconductor integrated circuit design is achieved by carrying out in a computer an arranging procedure of arranging a countermeasure buffer to avoid the hold error based on the arrangement information of cells which constitute a semiconductor integrated circuit, and an increase delay value acquiring procedure of acquiring increase delay values before and after inserting the countermeasure buffer based on the wiring length concerning the countermeasure buffer arranged in the arranging procedure.例文帳に追加
本発明の課題は、半導体集積回路設計におけるホールドエラー対策方法であって、コンピュータに、半導体集積回路を構成するセルの配置情報に基づいて、ホールドエラーを回避するように対策バッファを配置する配置手順と、前記配置手順によって配置された前記対策バッファに係る配線長に基づいて、前記対策バッファの挿入前後の増加ディレイ値を取得する増加ディレイ値取得手順とを実行させるホールドエラー対策方法により達成される。 - 特許庁
A command for a self-device diagnosis received from a host computer 10 is stored in an ECM buffer 2081 for error retransmission in facsimile communication for purpose of its analysis, the contents of a diagnostic item are analyzed, and a response prepared with respect to the command is stored in the ECM buffer 2081 to return the response to the host computer 10.例文帳に追加
ホストコンピュータ10から受信した自装置の診断用のコマンドを、その解析のために、ファクシミリ通信での誤り再送用のECM バッファ2081に格納して診断項目の内容を解析し、このコマンドに対して作成したレスポンスを、ホストコンピュータ10へ返送するためにECM バッファ2081に格納する。 - 特許庁
Thus, the address outputted to the memory controller 200 and the address outputted from the memory controller 200 to the buffer memory 400 are monitored so that it is possible to detect the error of the address in the memory interface bus without incorporating any address in the data stored in the buffer memory 400.例文帳に追加
このように、メモリコントローラ200に出力されるアドレスと、メモリコントローラ200からバッファメモリ400に出力されるアドレスとを監視することにより、バッファメモリ400に格納されるデータ中にアドレスを組み込まなくても、メモリインタフェースバスでのアドレスのエラーを検出できる。 - 特許庁
An address controller 41 controls read and write addresses for a buffer memory 42 in accordance with a control signal so as to equally include an upper order byte being a code word including only a symbol with a low error rate, and a lower order byte being a code word including only a symbol with a high error rate.例文帳に追加
アドレスコントローラ41は、制御信号に基づいて、バッファメモリ42に対する読み出しアドレス又は書き込みアドレスを制御し、誤り率の低いシンボルのみを含む符号語である上位バイトと、誤り率の高いシンボルのみを含む符号語である下位バイトとが均等に含まれるようにする。 - 特許庁
The LSI at the transfer source reads data out of a resending buffer 8 in order from the data requested to be resent in response to the reception of the resending request packet P1 and an error correction part 9 detects and corrects the error of the read data to resend the data as resent data D2 to the LSI at the transfer destination.例文帳に追加
転送元のLSIは、再送要求パケットP1の受信に応答して、再送要求されたデータから順にデータを再送バッファ8から読出し、エラー訂正部9により読出しデータに対してエラー検出/訂正を行い、再送データD2として転送先のLSIへ再送する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|