「buffer error」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

A memory control part 23 performs control so that when a packet header detection part 21 detects the packet header of one packet without any error, the payload of the packet separated by a payload separation part 22 is stored in buffer memories 24, 25, and 26.例文帳に追加

あるパケットについてパケットヘッダ検出部２１がパケットヘッダを誤りなく検出できた場合には、ペイロード分離部２２により分離された当該パケットのペイロードがバッファメモリ２４，２５，２６に格納されるように、メモリ制御部２３が制御する。 - 特許庁

By this reason, even if the next timer gets time out before ending time out processing, the time out buffer value is not rewritten and by performing the time out processing in one decrement period after the time out, the timer set error can be within one decrement period.例文帳に追加

このため、タイムアウ卜処理を終了する前に次のタイマがタイムアウトしても、タイムアウトバッファ値が書換わることがなく、タイムアウトしてから１デクリメント周期までにタイムアウト処理を行えばタイマ設定誤差が１デクリメント周期以内で済む。 - 特許庁

This receiver executes error correction to data input to an IP network interface (11) to be stored in a buffer (13), thereafter sequentially transfers the data to a descrambler (14) and a demultiplexer (15), and executes audio output and video output.例文帳に追加

受信装置は、ＩＰネットワークインタフェース（１１）に入力されたデータに対してエラー訂正を行ってからバッファ（１３）に蓄積した後、デスクランブラ（１４）、デマルチプレクサ（１５）へと順次データを渡してゆき、音声出力及び映像出力を行う。 - 特許庁

This prevents the packet loss during hand-over about the terminal 11 moving from the original base station area to the destined base station area, reduces the required buffer quantity of a network therefor and realizes the sequence error avoidance of the packets after hand-over.例文帳に追加

これにより、移動通信端末について移動元基地局エリアから移動先基地局エリアへのハンドオーバ中のパケットロスの防止、そのために必要とされるネットワークのバッファ量削減、ハンドオーバ後のパケットの順序違い防止を実現できる。 - 特許庁

It is selected by a switch circuit 5 according to a scanning direction selection signal whether the input side buffer not switched to input the video signal is read by the forward scanning or backward scanning, and the signal is inputted to an error diffusion processing part 6.例文帳に追加

映像信号の入力に回っていない入力側ラインバッファはタイミング生成回路１からの走査方向選択信号によって順走査もしくは逆走査で読出すかがスイッチ回路５で選択され、誤差拡散処理部６に入力される。 - 特許庁

The switching regulator further has: a battery 11; a switching transistor 12; a coil 13; a capacitor 14; a load 15; resistors 16, 17; a diode 18; a reference voltage circuit 19; a soft starting circuit 20; an error amplifier 21; a PWM control circuit 22; and a buffer 23.例文帳に追加

また、スイッチングレギュレータは、電池１１、スイッチトランジスタ１２、コイル１３、容量１４、負荷１５、抵抗１６〜１７、ダイオード１８、基準電圧回路１９、ソフトスタート回路２０、エラーアンプ２１、ＰＷＭ制御回路２２及びバッファ２３を有する。 - 特許庁

At the time of reproducing the disk 1 to which information for the error correction for the CD-ROM is not added at a high speed, a microcomputer 8 reads the data through an optical pickup 3, a demodulation circuit 4 and a signal processing circuit 5 and stores them in a buffer memory 10.例文帳に追加

ＣＤ−ＲＯＭ用のエラー訂正用の情報が付加されていないディスク１を高速再生するとき、マイクロコンピュータ８は光学式ピックアップ３、復調回路４、信号処理回路５を介してデータを読み出し、バッファメモリ１０に格納する。 - 特許庁

An error processing section 2 decodes Reed-Solomon encoded data read from a material recording section 1 and outputs the data to a decoding section 4, and the decoding section 4 restores compressed encoded data into decompressed data by GOP and outputs the data to a switch 6 and a buffer 5.例文帳に追加

エラー処理部２は、素材記録部１から読出されたリードソロモン符号化データを解読して復号化部４へ出力し、復号化部４は、ＧＯＰごとに圧縮符号化データを非圧縮データに復元してスイッチ６とバッファ５へ出力する。 - 特許庁

The control section 30 includes a synchronizing signal detection section 31, a code error correction section 32, a diversity composite section 33, a diversity buffer 34, a decoding section 35, an address detection section 36, an intermittent reception control section 37, a timing maintenance section 38, and a message memory 39.例文帳に追加

制御部３０は、同期信号検出部３１、符号誤り訂正部３２、ダイバーシチ合成部３３、ダイバーシチバッファ３４、デコード部３５、アドレス検出部３６、間欠受信制御部３７、タイミング維持部３８およびメッセージメモリ３９を含んでいる。 - 特許庁

The moving image decoder includes an error detection part 1 for fetching an arriving moving image frame and detecting errors, a decoding part 3 for decoding the moving image frame, a concealment part 4 for restoring the error of the moving image frame, an image buffer 5 for storing image data decoded by the decoding part 3 or image data restored by the concealment part 4, and a control part 20.例文帳に追加

到来する動画像フレームを取り込みエラー検出を行うエラー検出部１と、動画像フレームを復号化する復号部３と、動画像フレームのエラーを修復するコンシールメント部４と、前記復号部３により復号化された画像データまたは前記コンシールメント部４により修復された画像データを蓄積する画像バッファ５と、制御部２０とを備える。 - 特許庁

An output control circuit 21 converts a matching error data pattern to the corresponding normal data pattern by comparing sent-out data inputted to a buffer 18 with error pattern data in the pattern memory 17 by a pattern check circuit 19 and sends them from a data output signal line 25, and also sends a control signal indicating that from a control signal line 26 at the same time.例文帳に追加

出力制御回路２１は、パターンチェック回路１９によるバッファ１８に入力された送出データとパターンメモリ１７内のエラーデータパターンとの比較により、一致したエラーデータパターンを、対応した正常データパターンに変換してデータ出力信号線２５から送出すると共にその旨を表す制御信号も同時に制御信号線２６から送出する。 - 特許庁

A dynamic disk motor revolution control part 117 controls the number of rotations of a disk motor control part 104 on the basis of a disk motor revolution control instruction from a track buffer monitoring part 118 and various kinds of parameters stored in an error rate-to-number of rotations storage part 122.例文帳に追加

動的ディスクモータ回転数制御部１１７が、トラックバッファ監視部１１８からディスクモータ回転数制御命令と、エラーレート対回転数記憶部１２２に記憶さている各種パラメータに基づき、ディスクモータ制御部１０４の回転数を制御する。 - 特許庁

The main control section resumes discharge operation at a moment in time when printing is ended and the recording sheets are discharged from the discharge buffer to the sheet discharge tray in the normal print order such that a white recording sheet is discharged to a position corresponding to the error (416).例文帳に追加

そして、印字が終了した時点でメイン制御部が排出動作を再開し、排出バッファから正常な印字順となるように、すなわち、エラーに対応する位置に白紙の記録紙が排出されるように排紙トレイへ記録紙を排出する（４１６）。 - 特許庁

To provide a range switching circuit of a small measuring error caused by leaking current of a diode switch used in a current/voltage conversion circuit or offset voltage or bias current of an operational amplifier, a buffer amplifier, or the like, and to provide a circuit for reducing spike noise during range switching.例文帳に追加

電流／電圧変換回路に用いるダイオードスイッチの漏れ電流や演算増幅器やバッファアンプ等のオフセット電圧やバイアス電流に起因する測定誤差の小さいレンジ切り替え回路を得ると共に、レンジ切り替え時のスパイクノイズを減らす回路を得る。 - 特許庁

The device sets communication parameters, including an error retry frequency, a send/receive buffer size and processing for mounted profile according to the connection or non-connection between a terminal 23 of a wireless communication module 15 for external antenna connection and a terminal 32 of a card slot 13 for antenna connection.例文帳に追加

無線通信モジュール１５の外部アンテナ接続用接続端子２３とカードスロット１３内のアンテナ接続用端子３２が接続されているか否かに応じて、エラーリトライ回数、送受信バッファーサイズ、搭載プロファイルに対する処理などの通信用パラメータを設定する。 - 特許庁

As a data transmission circuit 64 transmits the data for 1 sector, for example out of a 1ECC block, a data-receiving circuit 62 records a sector for the recording data 2 blocks ahead on a buffer area 22 for error correction, to which the data for this transmitted sector is stored.例文帳に追加

データ受信回路６２は、データ送信回路６４が１ＥＣＣブロックのうちの例えば１セクタ分のデータを送信したことに応じて、この送信したセクタのデータが記憶されていたエラー訂正用バッファ２２の領域に、２ブロック先の記録データのセクタを記録する。 - 特許庁

To provide a decoding method which decodes a reproduced voice without degradation of quality even in the case of overs or shorts of the number of reproduced voice samples, which are caused by frequency error of a bit clock, by controlling read/write of a buffer by variable length.例文帳に追加

バッファにおける書き込み、読み出し制御を可変長扱いにすることにより、ビットクロックの周波数誤差に起因する再生音声サンプル数の過不足が発生しても、品質劣化を伴わずに再生音声を復号できる復号方法を提供する。 - 特許庁

Further, the memory control part 23 performs control so that when the packet header part 21 can detect packet headers of a specified number of packets without any error, the payload of a packet precedent to the specified number of packets is allowed to be outputted from the buffer memories 24, 25, and 26.例文帳に追加

また、所定数のパケットについてパケットヘッダ検出部２１がパケットヘッダを誤りなく検出できた場合には、当該所定数のパケットに先行するパケットのペイロードについてバッファメモリ２４，２５，２６からの出力を許可するように、メモリ制御部２３が制御する。 - 特許庁

To provide a page buffer operation method of a nonvolatile memory device which allows error occurrence to be reduced and copy back program time to be shortened in the case of data transmission between latches, by performing a copy back program using only any one of latch sections included in page buffers.例文帳に追加

ページバッファ内に含まれたラッチ部のいずれか一つのみを用いてコピーバックプログラムを行うことにより、ラッチ間のデータ伝送の際にエラー発生を無くし且つコピーバックプログラム時間を短縮させることが可能な不揮発性メモリ装置のページバッファ動作方法を提供する。 - 特許庁

The implementation of active voltage positioning (AVP) improved for a power source of a microprocessor or the like includes an AVP circuit separated from a power source error amplifier 42 by a buffer amplifier 62 having parallel RC feedback circuits 64, 66 controllably adjusting a transient response.例文帳に追加

マイクロプロセッサ等の電源のための改良されたアクティブ電圧ポジショニング（ＡＶＰ）の実施は、過渡応答を制御可能に調整する並列ＲＣフィードバック回路６４，６６を有するバッファ増幅器６２により、電源誤差増幅器４２から分離されたＡＶＰ回路を含む。 - 特許庁

Based on the removal error signals ej at the time j, the adaptive filter coefficient Pj (i) and the value xj (i) inside the reference input signal buffer 3, the adaptive filter coefficient Pj+1(i) is updated in a coefficient updating part 8 and defined as the adaptive filter coefficient at the time j+1.例文帳に追加

時刻ｊにおける除去誤差信号ｅｊ、適応フィルタ係数Ｐｊ（ｉ）、参照入力信号バッファ３内の値ｘｊ（ｉ）に基づいて係数更新部８で適応フィルタ係数Ｐｊ＋１（ｉ）が更新され、時刻ｊ＋１における適応フィルタ係数とされる。 - 特許庁

This processor is connected to an I/O bus 105 and has an I/O bus slave controller 602 for controlling data transfer with a bus master and a data buffer 603 for holding data transferred from the bus master and concerning the data transfer of the bus master, plural transfer modes (single transfer, burst transfer, bus retry and bus error) can be switched.例文帳に追加

ＩＯバス１０５に接続され、バスマスタとのデータ転送を制御するＩＯバススレーブコントローラ６０２と、バスマスタから転送されたデータを保持するデータバッファ６０３とを有し、バスマスタのデータ転送に対して複数の転送モード（シングル転送、バースト転送、バスリトライ、バスエラー）を切り替え可能とする。 - 特許庁

This system is provided with a trace buffer 20, a queue 30 and a resource check section 40, and detects a usage error of dynamic management of memory often used in the resource check section 40 when finishing interruption processing and the starting of task switch processing until execution of only self-task/self-interruption processing, and block the influence to other tasks.例文帳に追加

トレースバッファ２０、キュー３０および資源チェック部４０を備え、割り込み処理を抜けるときと、タスク切替処理の最初に資源チェック部４０にてよく使用されるメモリの動的管理の使用誤りを、自タスク・自割り込み処理だけの実行までで検出し、他タスクへの影響を阻止する。 - 特許庁

When it is confirmed by a display synchronizing signal 108 that the video buffer display switching instruction 102 is not recognized in the other plotting processor even after the lapse of prescribed time, the occurrence of any fault in the other plotting processor is judged and error flags 104 and 106 are set to '1'.例文帳に追加

また、他の描画処理装置にて所定時間が経過してもビデオバッファ表示切替命令１０２を認識していないと表示同期信号１０８により確認した場合、他の描画処理装置に何らかの障害が発生したと判断し、エラーフラグ１０４，１０６を“１”にセットする。 - 特許庁

A transmit signal switching part 104 outputs the output signal of an error correction encoding part 102 to a modulation part 106 when inputting a signal requesting new data transmission and outputs a signal accumulated in a buffer 103 to the modulation part 106 when inputting a signal requesting data resending.例文帳に追加

送信信号切替え部１０４は、新規データ送信を要求する信号を入力した場合、誤り訂正符号化部１０２の出力信号を変調部１０６に出力し、データ再送を要求する信号を入力した場合、バッファ１０３に蓄積されている信号を変調部１０６に出力する。 - 特許庁

In the case of inputting a signal for requesting the transmission of new data, a transmission signal switching part 104 outputs the output signal of an error correction encoding part 102, and in the case of imputing a signal for requesting data retransmission, the transmission signal switching part 104 outputs a signal stored in a buffer 103 to a modulating part 106.例文帳に追加

送信信号切替え部１０４は、新規データ送信を要求する信号を入力した場合、誤り訂正符号化部１０２の出力信号を変調部１０６に出力し、データ再送を要求する信号を入力した場合、バッファ１０３に蓄積されている信号を変調部１０６に出力する。 - 特許庁

Among parameters included in the transmission mode/slot information, information indicating the modulation scheme of a main transmission signal and information indicating the coding rate of inner error correction coding are used in demodulation processing by a digital demodulation circuit 12, and information indicating the number of assigned slots is used for speed adjustment in a speed adjustment buffer 14.例文帳に追加

伝送モード／スロット情報に含まれるパラメータのうち、伝送主信号の変調方式を示す情報と誤り訂正内符号化の符号化率を示す情報がデジタル復調回路１２において復調処理に用いられ、割り当てスロット数を示す情報が速度調整用バッファ１４において速度調整に用いられる。 - 特許庁

A coder 101 at a transmitter side distributed a transmission signal to plurality of hieralchies for every cell and applies coding processing so as to detect an error for every hieralchy, stores the signal to a data buffer 102, and a hierarchy modulator 103 applies hierarchical modulation to the signals so that they have different quality and transmits the resulting signal.例文帳に追加

送信側で、符号化器１０１にて、送信信号をセル毎に複数の階層に振り分け、階層毎に誤り検出できるように符号化処理を行い、データバッファ１０２に蓄えた後、階層変調器１０３にて、それぞれが異なる品質になるような階層変調を施して送信する。 - 特許庁

In the data link transmitting part in a wireless packet communication system, a plurality of IP packets are stored in one data link frame and transmitted by a buffer 12 so that overhead due to a header and error correction code to be added in a data link layer and a physical layer can be reduced, and through-put can be improved.例文帳に追加

無線パケット通信システムのデータリンク送信部において、複数のＩＰパケットをバッファ１２で、１つのデータリンクフレームに格納して、送信することにより、データリンク層ならびに物理層で付加されるヘッダならびに誤り訂正符号によるオーバーヘッドを少なくし、スループットを向上させることができる。 - 特許庁

Reproduced data of plural channels are subjected to inner code corrections to be all written in a buffer memory 7 and the data of a sync block whose error is small are selected by referring to a first information memory 6 in which results of the inner code corrections are stored and the data are subjected to an outer code correction to be written back in an original address position of the memory 7.例文帳に追加

再生された複数チャンネルのデータを内符号訂正してバッファーメモリ７に全て書きこみ、内符号訂正の結果を格納した第１の情報メモリ６を参照にして、エラーの少ないシンクブロックのデータを選択して外符号訂正を行い、元のバッファーメモリ７のアドレス位置に書き戻す。 - 特許庁

In the case that the input completion is not reported from the input report part 107 though the system time T passes the allowable error time ε from the the reference processing time TO, the encoding part 108 encodes and records an immediately preceding image remaining in an input buffer 106, with the reference processing time TO as the time stamp TS.例文帳に追加

システム時刻Ｔが基準処理時刻ＴＯから許容誤差時間εを過ぎても、入力通知部１０７から入力完了が通知されない場合は、符号化部１０８が基準処理時刻ＴＯをタイムスタンプＴＳとして入力バッファ１０６に残っている直前の画像を符号化し、記録する。 - 特許庁

When the bit error rate of an MPEG-TS signal from a demodulation circuit is measured by a BER measuring instrument, a false MPEG-TS signal from the demodulation circuit is inputted from the input section to a connection circuit for measuring BER, and the false MPEG-TS signal from the input section is delivered to a buffer.例文帳に追加

復調回路からのＭＰＥＧ−ＴＳ信号のビットエラーレートをＢＥＲ測定器で測定する際、ＢＥＲ測定用接続回路では、復調回路からの疑似ＭＰＥＧ−ＴＳ信号が入力部より入力され、この入力部からの疑似ＭＰＥＧ−ＴＳ信号がバッファ部に与えられる。 - 特許庁

The method executes a procedure including a step S1 of executing the head positioning control from original servo information recorded on the disk medium, a step S2 of generating the positioning correction information for correcting a positioning error, and a step S3 of recording the positioning correction information into a correction information recording buffer.例文帳に追加

本方法は、ディスク媒体上に記録された原サーボ情報に基づいてヘッドの位置決め制御を実行するステップＳ１と、位置決め誤差を補正するための位置決め補正情報を生成するステップＳ２と、前記位置決め補正情報を補正情報記録バッファに記録するステップＳ３とを有する手順を実行する。 - 特許庁

The control part 410 performs write control for writing a register value in the first to n-th register parts REG1 to REGn of the first to n-th circuit devices 100-1 to 100-n, and increases the driving ability of the controller-side output buffer OBX when any communication error occurs in the communication through the bus BSG.例文帳に追加

制御部４１０は、第１〜第ｎの回路装置１００−１〜１００−ｎの第１〜第ｎのレジスター部ＲＥＧ１〜ＲＥＧｎに対してレジスター値を書き込むための書き込み制御を行い、バスＢＳＧを介した通信において通信エラーが発生した場合には、制御装置側出力バッファーＯＢＸの駆動能力を増加させる設定を行う。 - 特許庁

A performance operation error determination section 34 searches the data buffer under sounding based on key press information, and finds data under sounding in which the sounding flag is under sounding hold, and the sounding start time of the corresponding sound note is within a predetermined allowed period from key press time, and instructs sounding of the corresponding note data to a musical sound generation circuit 28.例文帳に追加

演奏動作正誤判定部３４は、押鍵情報に基づいて、楽音中データバッファを検索して、発音フラグが発音保留中で、かつ、対応する音符データの発音開始時刻が、押鍵時刻から所定の許容時間内であるような発音中データを見出し、対応する音符データの発音を楽音生成回路２８に指示する。 - 特許庁

When a prize ball dispensation monitoring timer is time-out in signal output processing for test, and when the value of an excessive dispensation number storage counter exceeds a prescribed value, the storage value of a total prize ball number storage buffer exceeds a prescribed value or a dispensation stop flag is set, a CPU outputs a game machine error state signal as a signal for test.例文帳に追加

試験用信号出力処理にて、ＣＰＵは、賞球払出監視タイマがタイムアウトしている場合、過剰払出数記憶カウンタの値が所定値を超えている場合、総賞球数格納バッファの格納値が所定値を超えている場合、あるいは払出停止フラグがセットされている場合に、遊技機エラー状態信号を試験用信号として出力する。 - 特許庁

In signal output processing for testing, a CPU (central processing unit) outputs a game machine error state signal as a signal for testing when a prize ball delivery monitoring timer is in time-out, the value of an over delivery number storage counter exceeds a specified value, the value stored in a total prize ball count storage buffer exceeds a specified value or a delivery halt flag is set.例文帳に追加

試験用信号出力処理にて、ＣＰＵは、賞球払出監視タイマがタイムアウトしている場合、過剰払出数記憶カウンタの値が所定値を超えている場合、総賞球数格納バッファの格納値が所定値を超えている場合、あるいは払出停止フラグがセットされている場合に、遊技機エラー状態信号を試験用信号として出力する。 - 特許庁

To reduce the load on a CPU, and detect and correct the error about data read from a NAND flash memory using hardware in a tone generation section without using a processor in the CPU or flash memory, in a tone generation apparatus in which waveform data is stored in the NAND flash memory and is read out from the flash memory to a waveform memory via a buffer and simultaneously reproduced.例文帳に追加

ＮＡＮＤ型フラッシュメモリに波形データを格納し、そこから波形データをバッファ経由で波形メモリに読出しつつ再生を行う楽音生成装置において、ＣＰＵにかかる負荷を軽減し、フラッシュメモリから読出したデータについてのエラー検出と訂正を、ＣＰＵやフラッシュメモリ内のプロセッサを利用することなく、楽音生成部内のハードウェアを利用して実現できるようにする。 - 特許庁

The image data which are taken by an imaging means of a capsule body 3 in the organism and stored in a frame memory 15e are compressed and stored in a buffer 15f, divided into a plurality of divided compressed image data 15g, made into packet data 15h of further smaller data amount, added with an error correction code 15i, and modulated and wirelessly transmitted.例文帳に追加

生体内のカプセル本体３の撮像手段により撮像され、フレームメモリ１５ｅに格納された画像データは圧縮されてバッファ１５ｆに格納され、さらに複数の分割圧縮画像データ１５ｇに分割された後、よりデータ量の小さいパケットデータ１５ｈにされると共に、誤り訂正符号１５ｉが付加された後、変調されて無線で伝送される。 - 特許庁

Concerning the communication apparatus for transmitting prescribed data from the interleaved data buffer route for performing forward error correction(FEC) processing and interleave processing at the time of data communication, at the time of initializing sequence execution, by setting vender information, information on FEC processing and interleave processing and information on an operating mode between station side equipment and terminal side equipment, FEC processing can be executed by unit of subframe.例文帳に追加

データ通信時、ＦＥＣ処理およびインターリーブ処理を行うインターリーブドデータバッファ経路から所定データを送信する通信装置において、初期化シーケンス実行時に、局側装置および端末側装置間で、ベンダ情報、前記ＦＥＣ処理およびインターリーブ処理に関する情報、さらに動作モードに関する情報、の設定を行うことにより、前記ＦＥＣ処理を、サブフレーム単位にて実行可能とする。 - 特許庁