「clock generating」に関連した英語例文の一覧と使い方(32ページ目) - Weblio英語例文検索

A chip is provided with an SRAM 1 in which a defective cell can be replaced by a redundancy cell, a fuse data transfer circuit 2 outputting information about the program (blow) of a plurality of fuses in the chip, shift registers 3, 4, a shift clock generating circuit 5, and a reset signal generating circuit 6.例文帳に追加

チップは、不良セルを冗長セルに置換可能なSRAM１と、チップ内の複数のヒューズのプログラム（ブロー）に関する情報を出力するヒューズデータ転送回路２と、シフトレジスタ３，４と、シフトクロック発生回路５と、リセット信号発生回路６とを備えている。 - 特許庁

The device is provided with a test signal input terminal, a test clock input terminal, a test start pulse input terminal, and a test output terminal other than a power source terminal, and also provided inside with a test data generating circuit for generating test digital data, and with a test switch installed correspondingly to an output terminal.例文帳に追加

電源端子以外に、テスト信号入力端子、テストクロック入力端子、テストスタートパルス入力端子、テスト出力端子を、設け、内部に、テスト用ディジタルデータを発生するテストデータ発生回路と、出力端子に対応して設けられるテストスイッチとを設ける。 - 特許庁

To provide a random number generating apparatus capable of making it difficult to predict a generated random number by generating a variety of input values to a cryptographic algorithm by an internal clock which cannot be observed from outside.例文帳に追加

この発明は、外部から観測不可能な内部クロックによって暗号アルゴリズムへの各種の入力値を生成することにより、発生される乱数データの予測を困難にすることができるようにした乱数発生装置を提供することを目的としている。 - 特許庁

The apparatus further includes, as a means for obtaining a modulation amount of each of pulses of the reference clock S3 in a random number, a modulation amount storage means 73 for storing the modulation amount in the random number with respect to each pulse or a random number generating means 81 for generating a random number.例文帳に追加

さらに、前記基準クロックＳ３の各パルスの変調量を乱数で得る手段として、その変調量を各パルスに対して乱数で記憶する変調量記憶手段７３、又は乱数を発生する乱数発生手段８１を備える。 - 特許庁

A memory circuit requiring refresh, has a first circuit 11 for receiving a command in synchronizing with a clock and generating a first internal command, and a second circuit 20 for generating a second internal command (refresh command REF) inside with the prescribed cycle.例文帳に追加

リフレッシュが必要なメモリ回路において、クロックに同期してコマンドを受信し内部に第１の内部コマンドを生成する第１の回路(11)と、所定のサイクルで内部に第２の内部コマンド（リフレッシュコマンドREF）を生成する第２の回路(20)とを有することを特徴とする。 - 特許庁

To provide a system, capable of generating an optimum synchronizing signal as a reference for generating optimum timing to start writing in data and a data reproducing clock in an optical disk device for recording/reproducing with respect to DVD-RAM of a wobbled land/groove system.例文帳に追加

ウォブル・ランドグルーブ方式のＤＶＤ−ＲＡＭを記録／再生する光ディスク装置において、データ書き込み開始の最適なタイミングや、データ再生用のクロックを生成するための基準となる最適な同期信号を生成することが可能な方式を提供する。 - 特許庁

A frequency control information generating part 402 measures the second sampling frequency on the basis of a word clock LRCK from a device at a poststage, and a frequency information generating part 402 generates frequency control information ya suitable to the second sampling frequency.例文帳に追加

周波数制御情報発生部４０２は、後段の装置からのワードクロックＬＲＣＫに基づき第２のサンプリング周波数を測定し、周波数情報発生部４０２は第２のサンプリング周波数に適した周波数制御情報ｙａを発生する。 - 特許庁

An amplifier 100 comprises: a VCO control voltage generation circuit 170 and VCO 160 for generating a PWM clock with a frequency dependent on a voltage level of the power supply voltage VDD; and a pulse width modulation circuit 130 for generating PWM signal PWMOUTP and PWMOUTIN with a pulse width in proportion to PWM data based on a PWM clock.例文帳に追加

アンプ１００は、電源電圧ＶＤＤの電圧レベルに依存した周波数のＰＷＭクロックを生成するＶＣＯ制御電圧発生回路１７０及びＶＣＯ１６０と、ＰＷＭクロックに基づいてＰＷＭデータに比例したパルス幅を持つＰＷＭ信号ＰＷＭＯＵＴＰ及びＰＷＭＯＵＴＮを生成するパルス幅変調回路１３０とを有して構成される。 - 特許庁

A frequency adjusting apparatus of the present invention is characterized in including a frequency control signal generating section for generating a frequency control signal, with a plurality of bits, which is level-shifted bit by bit in response to a reference clock, and a frequency adjusting section which adjusts a frequency of the inputted reference clock in response to the frequency control signal with the plurality of bits.例文帳に追加

本発明の周波数調整装置は、基準クロックに応答して１ビットずつレベル遷移する複数のビットの周波数制御信号を生成する周波数制御信号生成部と、及び前記複数のビットの周波数制御信号に応答して、入力される基準クロックの周波数を調整する周波数調整部とを含むことを特徴とする。 - 特許庁

This asynchronous bus interface 104 is provided with an input part for inputting the frequency information of the clock of a synchronous device 102 operating synchronously with a clock CK and a signal generating part for, when inputting a first access signal from the synchronous device to an asynchronous device 106, generating a second access signal based on the first access signal, and for outputting it to the asynchronous device.例文帳に追加

クロック（ＣＫ）に同期して動作する同期デバイス（１０２）のクロックの周波数情報を入力する入力部と、同期デバイスから非同期デバイス（１０６）への第１のアクセス信号を入力すると、第１のアクセス信号を基に第２のアクセス信号を生成して非同期デバイスに出力する信号生成部とを有する非同期バスインタフェース（１０４）が提供される。 - 特許庁

This circuit (18) is a signal generator (20) producing a variable signal constituted so as to change the variable signal for generating a signal waveform together with the lapse of time, and an oscillator (22) modulating the frequency of a clock signal in accordance with a frequency modulation waveform by generating the clock signal with the variable signal used.例文帳に追加

本発明の回路（１８）は、可変信号を生成する信号発生器であって、時間の経過とともに信号波形を形成するために可変信号を変化させるように構成されている、信号発生器（２０）と、可変信号を用いてクロック信号を生成することにより、周波数変調波形に従ってクロック信号の周波数を変調させる発振器（２２）を備える。 - 特許庁

Furthermore, a frequency adjusting apparatus of another invention is characterized in including a frequency control signal generating section for generating a frequency control signal with a plurality of bits by dividing the frequency of a reference clock in a plurality of frequency dividing ratios, and a frequency adjusting section for adjusting a frequency of the inputted reference clock in response to the frequency control signal with the plurality of bits.例文帳に追加

また、他の発明の周波数調整装置は、基準クロックの周波数を複数の分周比に分周して複数のビットの周波数制御信号を生成する周波数制御信号生成部、及び複数のビットの周波数制御信号に応答して、入力される基準クロックの周波数を調整する周波数調整部とを含むことを特徴とする。 - 特許庁

If detecting the start of the transmission of the serial data 24 on the basis of the strobe signal 27, a demodulation-clock-signal generating part 33 generates a demodulation clock signal 36 that has the same signal waveform as that of the synchronization clock signal 26, rises at predetermined timing within a data period of each bit of the serial data 24, and indicates timing of reading data of each bit of the serial data 24.例文帳に追加

復調用クロック信号生成部３３は、ストローブ信号２７に基づいてシリアルデータ２４の伝送の開始を検出すると、同期用クロック信号２６と同じ信号波形を有し、かつシリアルデータ２４の各ビットのデータの周期内の予め定めるタイミングで立上り、シリアルデータ２４の各ビットのデータを読込むタイミングを表す復調用クロック信号３６を生成する。 - 特許庁

In such a clock generating method, the phase of the generated clock is not shifted even when the reference clock is switched a plurality of times.例文帳に追加

参照クロック２５の周波数を計測する周波数計測部２７と、出力するクロックを参照クロックの周波数に合わせるための周波数調整部２８とを有し、参照クロックの周波数を基準に生成クロック２６を同期させることにより、生成クロックの位相の遷移をなくし、データスリップが発生しないクロック生成方法とし、参照クロックを複数回切り替えても生成クロックの位相の遷移が発生しないものとする。 - 特許庁

The integrated circuit device 10 comprises a sampling clock CLK 90 delaying from a reference clock DQS by a predetermined phase, a DLL circuit for generating a CLK 270, an input circuit S/P for taking in data inputted synchronously with the reference clock DQS, and a function macro 30 consisting of a plurality of function blocks for performing access control to an external memory 20 and applying predetermined processing to the data.例文帳に追加

集積回路装置１０は，基準クロックＤＱＳから所定の位相遅れたサンプリングクロックＣＬＫ９０，ＣＬＫ２７０を生成するＤＬＬ回路，基準クロックＤＱＳに同期して入力されるデータを取り込む入力回路Ｓ／Ｐ，外部メモリ２０へのアクセス制御を行い当該データに対して所定の処理を行う複数の機能ブロックからなる機能マクロ３０を有する。 - 特許庁

The game table includes an oscillator 316 for outputting a spectrum-spreading clock signal which is a clock signal spectrum spread, a random number counter 317 for generating the random number in a prescribed numerical range from the spectrum-spreading clock signal outputted by the oscillator 316, and a lottery means for performing lottery using the random number generated by the random number counter 317.例文帳に追加

スペクトラム拡散されたクロック信号であるスペクトラム拡散クロック信号を出力する発振器３１６と、発振器３１６が出力するスペクトラム拡散クロック信号に基づいて所定の数値範囲の乱数を生成する乱数カウンタ３１７と、乱数カウンタ３１７が生成する乱数を用いて抽選を行う抽選手段と、を備えた遊技台とした。 - 特許庁

In one embodiment of this invention, the clock sensor is provided with an input circuit for receiving the input clock signal, a bias circuit for receiving the input signal and supplying a bias voltage, and a switching circuit for supplying a switching signal to switch an output circuit for generating an output clock signal in response to the input signal.例文帳に追加

本発明の一実施形態によれば、クロックセンサは、入力クロック信号が入力される入力回路と、前記入力信号が入力されてバイアス電圧を供給するバイアス回路と、前記バイアス電圧が入力されて、前記入力信号に応じて、出力クロック信号を生成するための出力回路をスイッチングするスイッチング信号を供給するスイッチング回路と、を備えている。 - 特許庁

This pixel clock generating apparatus comprises a data region setting means for setting a data region based on a data region set value for determining a number of clock signals in the data region consisting of a plurality of continuous clock signals and a phase shift data setting means for setting phase shift data for executing the phase shift by each data region set by the data region setting means.例文帳に追加

本発明の画素クロック生成装置は、複数の連続したクロック信号から構成するデータ領域中のクロック信号の数を決定するデータ領域設定値に基づいてデータ領域を設定するデータ領域設定手段と、データ領域設定手段によって設定されたデータ領域毎に位相シフトを行う位相シフトデータを設定する位相シフトデータ設定手段とを有する。 - 特許庁

In synchronism with clock signals generated from polyphase clock generating sections 1, 2 connected in series, with a plurality of delay circuits for delaying the period of an input pixel clock by a time dividing it into eight substantially equal parts, modulating sections 6, 7 generate PWM signals (MOD1, MOD2) corresponding to respective semiconductor lasers based on respective 8 bit pixel data outputted from the decoder 3.例文帳に追加

変調部６，７は、入力する画素クロックの周期を略８等分する時間だけ遅延させる複数の遅延回路を直列に接続した多相クロック発生部１，２から発生されるクロック信号に同期して、デコーダ３から出力される各８ビットの画素データを基に、各半導体レーザに対応するパルス幅変調信号（ＭＯＤ１，ＭＯＤ２）を生成する。 - 特許庁

The multiplexer 10 is provided with an input control section 12 that receives a plurality of packetized elementary streams to which an elementary stream clock reference consisting of a plurality of programs and used to reproduce the time base for each program is added and with a program clock reference PCR packet generating section 18 that newly generates a PCR packet representing the reference time of a stream for each program.例文帳に追加

多重化装置１０は、複数のプログラムからなり、プログラム毎の時間軸を再生するためのエレメンタリストリームクロックリファレンス（Elementary Stream Clock Reference）が付加された複数のパケッタイズドエレメンタリストリーム（Packetized Elementary Stream）を入力する入力制御部１２と、ストリームの基準時刻を示すプログラムクロックリファレンス（Program ClockReference；以下、ＰＣＲと略記する。）パケットをプログラム毎に新たに生成するＰＣＲパケット生成部１８とを備える。 - 特許庁

The streaming system includes: an encoding device generating streaming data encoded based on a clock signal outputted in a self-device; a distribution device which streaming-distributes the streaming data based on the clock signal outputted in the self-device; and a receiving device receiving the streaming data and decoding it based on the clock signal outputted in the self-device.例文帳に追加

本発明におけるストリーミングシステムは、自装置内で出力されたクロック信号に基づいて符号化したストリーミングデータを生成する符号化装置と、自装置内で出力されたクロック信号に基づいてストリーミングデータをストリーミング配信する配信装置と、ストリーミングデータを受信して自装置内で出力されたクロック信号に基づいて復号する受信装置と、を備える。 - 特許庁

This optical disk apparatus has: a plurality of phase synchronizing circuits which output a signal corresponding to a synchronizing clock generated based on wobble formed at an optical disk and of which the properties are different one another; a selection circuit selecting one of output of the plurality of phase synchronizing circuit and outputting it; and a synchronizing clock generation circuit generating a synchronizing clock based on output of the selection circuit.例文帳に追加

光ディスクに形成されたウォブルに基づいて生成された同期クロックに対応する信号を出力し、互いに特性を異にする複数の位相同期回路と、複数の位相同期回路の出力の１つを選択して出力する選択回路と、選択回路の出力に基づいて同期クロックを生成する同期クロック生成回路を有する光ディスク装置。 - 特許庁

To make a peripheral device, in which a clock IC having a calendar function which is not built in, generate real clock time being retroactive to power on start time, which is prior to capturing date and time information, based on the date and time information acquired from an external device regarding the peripheral device for generating the real clock time, based on the date and time information from the external device.例文帳に追加

本発明は、外部装置からの日付時刻情報に基づいて実時刻を生成する周辺機器装置に関し、カレンダ機能を有する時計ＩＣを内蔵しない周辺機器装置が、外部装置から取得した日時情報に基づいて、日時情報の取得以前である電源投入起動時まで遡って実時刻を生成することを目的とする。 - 特許庁

A dot clock generated by a pixel CLK generating PLL section 50 based on a horizontal signal in a synchronizing signal extracted from a video signal is used as a sampling clock of digital conversion of a video signal and a reference clock of a picture output by s frame memory control section 31, further, the synchronizing signal is used as a picture output synchronizing signal of the frame memory control section 31.例文帳に追加

映像信号から抽出された同期信号中の水平信号にもとづいて画素CLK生成PLL部50で生成されたドットクロックは、映像信号のデイジタル変換のサンプリングクロックおよびフレームメモリコントロール部31による画像出力の基準クロックとして用いられ、さらに前記同期信号はフレームメモリコントロール部31の画像出力同期信号として用いられる。 - 特許庁

The controller 6 comprises a switch 6h that, when a first external signal is inputted from an external device, supplies the clock signal inputted from the external device of the counter 6a instead of the clock signal generated by the clock generating circuit, and a switch 6i for supplying a second external signal inputted from the external device to the A/D control section 6f instead of the output of the comparator.例文帳に追加

また、制御装置６が、外部装置から第１の外部信号が入力された時、クロック発生回路が発生するクロック信号に代えて外部装置から入力されるクロック信号をカウンタ６ａへ供給するスイッチ６ｈと、コンパレータの出力に代えて、外部装置から入力される第２の外部信号をＡ／Ｄ制御部６ｆへ供給するスイッチ６ｉを備えている。 - 特許庁

An A/D converter is used which is provided with a reference voltage generating means for generating a plurality of reference voltages, a differential amplifying means for amplifying a voltage difference between each of the plurality of reference voltages and an input signal voltage and generating a plurality of output voltage sets, and an operating means for receiving the plurality of output voltage sets and operating according to a clock signal.例文帳に追加

複数の参照電圧を生成する参照電圧生成手段と、複数の参照電圧の各々と入力信号電圧との電圧差を増幅し、複数の出力電圧セットを生成する差動増幅手段と、複数の出力電圧セットを受け取り、クロック信号に従って動作する動作手段とを備えるＡ／Ｄ変換器を用いる。 - 特許庁

A power control circuit 14b supplies electric power to a light- emitting part 20 and a light-receiving part 30 according to the gate signal outputted from a timing generating circuit 12 and a signal pattern generating circuit 13 outputs a pulse signal to the light-emitting part 20 and a signal decision circuit 18 according to the gate signal outputted from the timing generating circuit 12 and a clock signal.例文帳に追加

電源制御回路１４は、タイミング発生回路１２から出力されるゲート信号に基づいて発光部２０と受光部３０へ電源を供給し、信号パターン発生回路１３は、タイミング発生回路１２から出力されるゲート信号とクロック信号に従って発光部２０と信号判定回路１８へパルス信号を出力する。 - 特許庁

In this abnormality alarm device, when the generation of abnormality is detected by an abnormality detecting sensor 14, a control part 11 obtains a generating time from a clock 15, and prepares characters for transmission or voice data, and announces the abnormality contents and the generating time through a radio telephone 13 to the telephone of the preliminarily registered destination of information.例文帳に追加

異常検知センサ１４で異常の発生を検知すると、制御部１１は時計１５から発生時刻を取得し、送信用文字又は音声データを作成して、予め登録された通報先の電話に無線電話１３を介して異常内容と発生時刻を報知する。 - 特許庁

A semiconductor integrated circuit of the present invention comprises: a memory cell section 22 composed of a plurality of memory cells, a control section for controlling writing and reading of data to/from the memory cells; and a pulse signal generating section for generating a pulse signal to be fed into the control section in response to a clock CLK.例文帳に追加

本発明にかかる半導体集積回路は、複数のメモリセルによって構成されるメモリセル部２２と、メモリセルへのデータの書き込み及び読み出しを制御する制御部と、クロックＣＬＫに応じて制御部へ入力されるパルス信号を生成するパルス信号生成部と、を備える。 - 特許庁

To provide an inexpensive semiconductor testing device which saves a test pattern storage memory by generating a fast clock while generating a test pattern in slow test cycles and is further slow and small in the storage capacity of a test pattern storage circuit, and a semiconductor testing method using the device.例文帳に追加

低速なテスト周期でテストパターンを作成しながら高速なクロックを発生させることでテストパターン格納メモリの節約を実現し、さらに低速かつテストパターン記憶回路の記憶容量が少ない安価な半導体試験装置及びその装置を用いた半導体試験方法を提供する。 - 特許庁

The control unit includes a clock-data delay adjusting means 62 for changing the magnitude of delay sequentially until the output signal becomes larger than the threshold, and a delay control signal generating means 66 for generating a delay control signal, which shows the magnitude of delay, and transmits the delay control signal to the delay unit.例文帳に追加

制御部は、出力信号が閾値よりも大きくなるまで、遅延の大きさを順次に変化させるクロック−データ間遅延調整手段６２と、遅延の大きさを示す遅延制御信号を生成して、遅延制御信号を遅延部に送る遅延制御信号生成手段６６とを備える。 - 特許庁

To attain an optimum signal generating time by avoiding defect caused by a propagation time in a circuit generating a local output clock signal for controlling a point of time at which data is sent out from a sending out delay mechanism in an output side of a memory field to a data path.例文帳に追加

メモリセルフィールド出力側における送出遅延機構からデータ路へデータを送出する時点を制御するために局所的な出力クロック信号を生成する回路において、伝播時間に起因する欠点を回避し、最適な信号生成時間を達成できるようにする。 - 特許庁

To prevent such a situation that the oscillation frequency of a voltage control oscillator becomes impossible to correct at the time of rising of a power supply or the release of a power saving mode in the pixel clock generating circuit of an image forming apparatus.例文帳に追加

画像形成装置の画素クロック発生回路において、電源の立ち上がり時やパワーセーブモード解除時に、電圧制御発振器の発振周波数を補正できなくなる事態を防ぐ。 - 特許庁

In a device for generating the pixel clock, a time interval between two or more of horizontal synchronizing signals is detected by a detecting section 3 and a difference between the time interval and a targeting value is obtained by a comparing section 4.例文帳に追加

その画素クロックを生成するための装置において、２以上の水平同期信号間の時間間隔を検出部３が検出され、その時間間隔と目標値との差が比較部４で求められる。 - 特許庁

A delay synchronizing signal forming part 81 forms a delay synchronizing signal from a reference synchronizing signal formed by a synchronizing detection signal sensor 25 and outputs to respective pixel clock generating parts 74a-74d.例文帳に追加

遅延同期信号生成部８１は、同期検知信号センサ２５により生成された基準同期信号から、遅延同期信号を生成して、それぞれ画素クロック生成部７４ａ〜７４ｄへ出力する。 - 特許庁

When a start lever is operated, random numbers generated by a random-number generating circuit 115, being composed of two bytes counter circuit which adds up a value of one each at every time a clock pulse is inputted, are loaded into RAM 112.例文帳に追加

スタートレバーが操作されると、クロックパルスが入力される度に値が１ずつ加算される２バイトのカウンタ回路からなる乱数発生回路１１５の発生する乱数がＲＡＭ１１２に取り込まれる。 - 特許庁

The PWM signal with the period calculated by the status detection section 73 is generated by the dimming signal generation section 74 capable of generating the PWM signal corresponding to the period of non-integer times of the motion clock.例文帳に追加

動作クロックの非整数倍の周期に対応したＰＷＭ信号を生成可能な調光信号生成部74によって、状態検出部73で演算した周期のＰＷＭ信号を生成する。 - 特許庁

In addition, the image fetching device 20 is provided with a generating circuit 29 to generated a clock signal CK2 to operate the A/D converter 26 and the image processing part 27, and a counter circuit 30.例文帳に追加

また、画像取込装置２０は、Ａ／Ｄコンバータ２６及び画像処理部２７を動作させるためのクロック信号ＣＫ_2を生成するクロック生成回路２９と、カウンタ回路３０とを備えている。 - 特許庁

A PES (Packetized Elementary Stream) generating circuit 2 outputs the inputted ES data 9 and the time stamp 4 as PES data 5 added with time stamp information by a system time code 8 and an operation B clock 7.例文帳に追加

ＰＥＳ生成回路２は入力したＥＳデータ９およびＥＳ生成タイムスタンプ４をシステムタイムコード８と動作Ｂクロック７によりタイムスタンプ情報が付加されたＰＥＳデータ５として出力する。 - 特許庁

The power source supply means 4 changes the voltage value of a power source for powering the clock generating circuit 1 and the logical circuit 2, based on a control signal CNT from a power source control means 31.例文帳に追加

電源供給手段４は電源制御手段３１からの制御信号ＣＮＴに基づいて、クロック生成回路１及び論理回路２に供給する電源の電圧値を変化させる。 - 特許庁

To change random numbers to be used for a data processor to identify an external apparatus for every identification process without using a genuine random number generation function or a clock circuit for generating pseudo-random numbers.例文帳に追加

真正乱数生成機能や擬似乱数生成のための時計回路を用いずに、データ処理装置が外部装置を識別するために使用する乱数を識別処理ごとに変更可能にする。 - 特許庁

To provide a start pulse generation circuit comprising only transistors of the same dielectric type which is operatable by means of at least a two-phase clock signal, and generating a start pulse with the potential thereof on a deactivation level which is stabilized.例文帳に追加

同一導電型のトランジスタのみで構成され、少なくとも２相のクロック信号で動作が可能であり、且つ、スタートパルスの非活性レベルの電位が安定した、スタートパルス生成回路を提供する。 - 特許庁

The digital receiver applies history control to an oscillated frequency for a clock signal generating circuit against timing fluctuations in received frames so as to stably adjust the oscillated frequency signal thereby suppressing the signal processing circuit from being unstably operated.例文帳に追加

受信フレームのタイミング変動に対し，クロック信号発生回路の発振周波数を履歴制御して，より安定的に調整し，信号処理回路の動作の不安定化を抑制する。 - 特許庁

This synchronizing type SRAMS1 has a latch function and is provided with input circuits 5-9 controlling take-in of input signals, an internal clock circuit 11, an input receiving signal generating circuit 12, or the like.例文帳に追加

この同期型ＳＲＡＭＳ１には、ラッチ機能を有し、入力信号の取り込みを制御する入力回路５〜９、内部クロック回路１１、入力受信信号生成回路１２等が設けられている。 - 特許庁

The system is provided with a counter 40 for generating output data expressing the bank switching addresses A10 to A14 of a bank memory 50 on the basis of a clock CLK inputted from a main CPU 10.例文帳に追加

メインＣＰＵ１０から入力されるクロックＣＬＫに基づいて、バンクメモリ５０のバンク切替用アドレスＡ１０〜Ａ１４を表す出力データを生成するカウンタ４０を備えた構成とする。 - 特許庁