「clock generating」に関連した英語例文の一覧と使い方(34ページ目) - Weblio英語例文検索

The automatic precharge control circuit includes a precharge instruction delaying part for generating a plurality of first precharge instruction delay signals in response to a write auto precharge instruction signal and an internal clock signal, at least one bank address delaying part for generating a delayed bank address signal, and a precharge main signal generating part for outputting a precharge main signal on the basis of the delayed bank address signal.例文帳に追加

ライトオートプリチャージ命令信号及び内部クロック信号に応答して、複数の第１ プリチャージ命令遅延信号を発生させるプリチャージ命令遅延部と、遅延されたバンクアドレス信号を発生させる少なくとも一つのバンクアドレス遅延部と、遅延されたバンクアドレス信号に基づいてプリチャージメイン信号を出力するプリチャージメイン信号生成部と、を備える自動プリチャージ制御回路。 - 特許庁

This semiconductor integrated circuit is provided with a synchronous SRAM 1, a signal generating circuit 2A generating a chip selecting signal, a clock signal, and the like supplied to the synchronous SRAM 1, a voltage setting circuit 4 setting voltage of a system power source line 3, and a controller 5A controlling the signal generating circuit 2A and the voltage setting circuit 4.例文帳に追加

本発明の実施の形態による半導体集積回路は、同期式ＳＲＡＭ１と、同期式のＲＡＭ１に供給するチップ選択信号、クロック信号等を生成する信号生成回路２Ａと、システム電源線３の電圧設定を行う電圧設定回路４と、信号生成回路２Ａと電圧設定回路４とを制御するコントローラ５Ａとを備える。 - 特許庁

A timing signal generating section 1 generates a slot timing signal SLT with a frequency equivalent to a least common multiple of a plurality of kinds of the sapling frequencies and an instruction read clock CK with a frequency higher than it.例文帳に追加

タイミング信号発生部１は、複数種類のサンプリング周波数の最小公倍数に相当する周波数のスロットタイミング信号ＳＬＴおよびこれより高い周波数の命令読出クロックＣＫを発生する。 - 特許庁

A reference pixel generating section 1 provides an output of a binary processing image obtained by scanning an original image as a surrounding pixel matrix S0 around a target pixel X based on a transfer clock C0 and a horizontal synchronizing signal H1.例文帳に追加

参照画素生成部１は、原画を走査して得られる２値化画像を、転送クロックＣ０及び水平同期信号Ｈ１に応じて、注目画素Ｘを中心とした周辺画素マトリクスＳ０として出力する。 - 特許庁

A duty encoder 15 generates a frame according to an externally received operating clock 100, uses a head of the frame as an operation reference and transmits a control signal 200 resulting in coding the operation reference by each frame period and generating it.例文帳に追加

デューティエンコーダ１５は、外部入力の動作クロック１００よりフレームを生成し、フレームの先頭を動作基準として、動作条件をフレームの周期毎にコーディングし生成した制御信号２００を送出する。 - 特許庁

To provide a duty correction voltage generating circuit capable of speedily normalizing a duty correction voltage used to decrease the duty error of a clock in the initial status of a delay locked loop.例文帳に追加

遅延固定ループの初期状態においてクロックのデューティ誤差を減少させるのに用いられるデューティ補正電圧を迅速に正常化させることができるデューティ補正電圧発生回路を提供すること。 - 特許庁

To provide a recorder capable of suppressing occurrence of radiation noise generated by recording data transmitted to a recording head from a recorder body, and to provide a method for generating a clock applicable to the recorder.例文帳に追加

記録装置本体から記録ヘッドへの転送される記録データにより発生する放射ノイズの発生を抑制することが可能な記録装置と、その装置に適用可能なクロック生成方法を提供することである。 - 特許庁

Since a sum of delay time of the 1/4 frequency divider 31 and the control signal generating circuit 32 and setup time of the flip-flop circuits 1-4 is enough to be within one clock cycle, the operating speed can be quickened.例文帳に追加

１／４分周器３１および制御信号発生回路３２の遅延時間とフリップフロップ１〜４のセットアップ時間との和の時間が１クロックサイクル内に収まればよいので、動作速度の高速化が図られる。 - 特許庁

An electronically controlled mechanical clock being an electronic equipment includes a generator 2 driven by a spiral spring 1 for generating electric power, and a rotation control device 50 driven by the generated electric energy for controlling the rotational period of the generator 2.例文帳に追加

電子機器である電子制御式機械時計は、ゼンマイ１で駆動されて発電する発電機２と、その電気的エネルギで駆動されて発電機２の回転周期を制御する回転制御装置５０とを備える。 - 特許庁

A coding frame pulse generating means 9 uses a video input frame pulse 105 to set once a reference phase, subsequently frequency-divides a prescribed number of video input clocks 104 and generates a coded frame pulse 106 by using a self-running clock.例文帳に追加

符号化フレームパルス生成手段9は、映像入力フレームパルス105により一度基準位相を設定し、その後は、映像入力クロック104を所定数だけ分周して、自走で符号化フレームパルス106を生成する。 - 特許庁

A synchronizing clock generating section 60 selects a tap output with a phase closest to a phase of the HSYNC signal among n-sets of VCO tap outputs T1-Tn and provides an output of the selected tap output as the LLCLK signal.例文帳に追加

同期クロック生成回路６０は、ｎ個のＶＣＯタップ出力Ｔ１〜Ｔｎの中からＨＳＹＮＣ信号に最も近い位相を持つタップ出力を選択し、これをＬＬＣＬＫ信号として出力する。 - 特許庁

To provide a device for generating a pixel clock and a pulse modulation signal capable of performing controlling of a position of a light spot (controlling of a dot position) with high accuracy in a simple structure, and to provide an optical scanner and an image forming apparatus.例文帳に追加

簡単な構成で光スポットの位置制御（ドット位置制御）を高い精度で行うことができる画素クロック及びパルス変調信号生成装置、光走査装置及び画像形成装置を提供する。 - 特許庁

The pattern signal generating circuit 14 expresses the predetermined characteristics of the voice of a bat and a pattern signal for gradually reducing the frequency of the clock signal is output to the modulation circuit 18.例文帳に追加

パターン信号発生回路１４は、予め定めたコウモリの音声の特徴を表し、かつクロック信号の周波数が徐々に減少するように変化させるためのパターン信号を変調回路１８へ出力する。 - 特許庁

This slot machine is provided with a random number generating means for forming a random number value for lottery by adding a soft random number value, to which a fixed number is added for every prescribed timing, to a hard random number value for successively counting clock pulses.例文帳に追加

クロックパルスを順次カウントするハード乱数値に、一定数を所定タイミング毎に加算したソフト乱数値を加えた抽選用乱数値を形成する乱数発生手段を備えたスロットマシンとする。 - 特許庁

To provide a game machine using a value of a counter for counting the number of clock signals as a random number used for the determination of a jackpot or the like, in which a counter circuit is stopped to make it hard to commit a fraudulent act of continuously generating jackpots.例文帳に追加

クロック信号を計数するカウンタの値を大当り等の判定に用いられる乱数値とする遊技機において、カウンタ回路を停止させて大当りを連続して発生させる不正行為を困難にする。 - 特許庁

A controller 149 in the clock module 141 generates time and date information when the door opens/closes according to the door-opening/closing signals from the door-opening/closing-signal-generating circuit 131, and an SRAM 148 stores it.例文帳に追加

時計モジュール１４１内のコントローラ１４９は、ドア部開閉信号生成回路１３１からのドア部開閉信号に基づいてドア部が開閉したときの日時情報を生成し、ＳＲＡＭ１４８に記憶する。 - 特許庁

The clock generating circuit includes inverting circuits IV0-IV4 of series connection where an output of the IV4 is given to the IV0 via a feedback line FL and buffer circuits BF0-BF4 that receive outputs of the IV0-IV4.例文帳に追加

クロック生成回路は、帰還ラインＦＬを介してＩＶ４の出力がＩＶ０に入力される直列接続の反転回路ＩＶ０〜４とＩＶ０〜４の出力が入力されるバッファ回路ＢＦ０〜４を含む。 - 特許庁

The VCXO corresponding to the latest setting time information is selected on the basis of the storage contents of the memories 14, 24, and the selected VCXO is caused to oscillate according to the reference value for generating a clock of the target frequency.例文帳に追加

メモリ１４，２４の記憶内容に基づき、最も設定時情報が新しいＶＣＸＯを選別し、その選別したＶＣＸＯを基準値に基づいて発振させて目的の周波数のクロックを生成させる。 - 特許庁

To provide a jitter attenuator capable of generating a reference clock wherein the effect of input jitter is suppressed without the need for mount of an arithmetic processing circuit for performing statistic processing such as moving average.例文帳に追加

移動平均などの統計処理を実施する演算処理回路を搭載することなく、入力ジッタの影響が抑圧された基準クロックを生成することができるジッタアッテネータを得ることを目的とする。 - 特許庁

The PWM generating part 9 synchronizes the standing-up or standing-down of the multiplied clock inputted from the PLL part 8, and forms pulse signals (PWM values=1, 2, ... 12) having 12 kinds of different pulse widths.例文帳に追加

ＰＷＭ発生部９は、ＰＬＬ部８から入力された逓倍クロックの立上がり又は立下りのタイミングに同期して、１２通りの異なるパルス幅を有するパルス信号（ＰＷＭ値＝１、２、…、１２）を生成する。 - 特許庁

To obtain a serial data receiving circuit reducing data transfer frequency with a microcomputer by the reception of serial data with the arbitrayy number of bits and the multiplexing of the serial data according to the setting of a reception clock generating circuit.例文帳に追加

受信クロックの発生回路の設定で任意のビット数のシリアルデータの受信と、シリアルデータの多重化により、マイクロコンピュータとのデータ転送頻度を削減する事ができるシリアルデータ受信回路を提供する。 - 特許庁

To provide an electronic apparatus, an electronic clock and program, which can notify a user whether or not to charge a power storing unit while notifying the user of power being used for operation between generated power of a power generating unit and output power of the power storing unit.例文帳に追加

発電部の発電電力と蓄電部の出力電力とのうち、動作に使用している電力をユーザーに知らせつつ、蓄電部の充電を行うべきか否かをユーザーに知らせることができる。 - 特許庁

A signal generating part 21 outputs a signal having a frequency whose rate to the atomic resonance frequency is an integer by using the oscillation signal as an input clock, and outputs a modulation signal obtained by phase-modulating the signal.例文帳に追加

信号発生部２１は、発振信号を入力クロックとして、原子共鳴周波数の整数比となる周波数を持つ信号を出力し、信号に位相変調をかけた変調信号を出力する。 - 特許庁

Furthermore, this random pulse train generating circuit is provided with feedback paths (15, 16, 17) which frequency-divide the outputted random pulse train, and change a reference voltage Vref in a range which does not exceed a predetermined value or a clock frequency in a sample/hold time according as the frequency is high or low.例文帳に追加

さらに、出力されるランダムパルス列を分周し、その周波数の高低に応じて所定値を越えない範囲の基準電圧Ｖref やサンプルホールド時のクロック周波数を変化させる帰還路(15,16,17)を備える。 - 特許庁

The input terminal of each node 20 is also provided with a stub for correcting skew by shifting the phase of a clock signal and adjusting time delay and a phase division coupler for generating a multi-phase signal.例文帳に追加

また、同じく各ノード２０，２０…の入力端には、クロック信号の位相をシフトさせ時間遅延を調整することによりスキューの補正を行うスタブ、多相信号を生成する分相カプラが備えられている。 - 特許庁

A comparator 22 compares a sine wave signal being inputted from a signal source 20 capacity coupled through a capacitor 24 to Vac terminal with a DC reference signal being inputted to Vdc terminal thus generating a clock signal.例文帳に追加

コンパレータ２２は、コンデンサ２４で容量結合された信号源２０からＶac端子に入力される正弦波信号を、Ｖdc端子に入力される直流の基準信号と比較してクロック信号を生成する。 - 特許庁

A reproducing signal generating part processes the AV data to generate an analog reproducing signal on the basis of the input clock signal, and outputs the reproduced video signal or the reproduced audio signal to the outside of the apparatus main body.例文帳に追加

再生信号生成部は、入力されたクロック信号に基づいて、ＡＶデータを処理してアナログの再生信号を生成し、その再生映像信号又は再生音声信号を装置本体外部に出力する。 - 特許庁

A semiconductor memory is provide with a first data bus (1OL) for transferring first data, a second data bus for transferring second data, a third data bus (Mout), a clock signal generating section (20), and a multiplexer section (38).例文帳に追加

半導体記憶装置は、第１データを転送するための第１データバス（１ＯＬ）と、第２データを転送するための第２データバス（２ＯＬ）と、第３データバス（Ｍｏｕｔ）と、クロック信号生成部（２０）と、マルチプレクサ部（３８）を具備する。 - 特許庁

A smoothing circuit 12 which smoothes a voltage Vout and outputs a voltage Vrp is arranged behind a ramp signal generating circuit 10 which generates a voltage Vout rising or falling in steps according to a clock signal Clk.例文帳に追加

クロック信号Ｃlkに応じて階段状に上昇または下降する電圧Ｖoutを生成するランプ信号生成回路１０の後段に、電圧Ｖoutを平滑化して電圧Ｖrpを出力する平滑化回路１２を配置する。 - 特許庁

A data signal and a clock signal which are sent through an I2C bus are inputted to the PLL IC 3 and enable signal generating circuit 2, which outputs an enable signal to the PLL IC 3.例文帳に追加

Ｉ^2Ｃバスを介して送られるデータ信号とクロック信号は、ＰＬＬＩＣ３とイネーブル信号発生回路２とに入力され、イネーブル信号発生回路２からイネーブル信号がＰＬＬＩＣ３に出力される。 - 特許庁

An original width detection circuit 23 detects the width of an original on the basis of data of a shading circuit 24, a clock CLK from a drive signal generating circuit 22 and a criterion K1 given in advance from a control circuit 25.例文帳に追加

原稿幅検出回路２３はシェーディング回路２４のデータと駆動信号発生回路２２からのＣＬＫと予め制御回路２５から与えられている判定値Ｋ１から原稿幅の検出を行う。 - 特許庁

A Genlock device includes a means (31) for inputting an external reference signal, means (32, 33, 34, 36, 39, 40, 41, 42, 44) for generating a master reference clock signal having a phase synchronized with the external reference signal, and a means (37) for storing a state of Genlock.例文帳に追加

ゲンロック装置は、外部の基準信号を入力する手段(31)と、外部の基準信号に位相同期するマスター基準クロック信号を生成する手段(32,33,34,36,39,40,41,42,44)と、ゲンロックの状態を記憶する手段(37)と、を備える。 - 特許庁

A first clock circuit 103, an input and output port 104, a basic random number generator 150 for generating basic random numbers or the like, other than a power device 91, are connected to the CPU 102 via an inner bus.例文帳に追加

ＣＰＵ１０２には、電源装置９１の他に、第１クロック回路１０３や、入出力ポート１０４、基礎乱数を生成するための基礎乱数生成器１５０などが内部バスを介して接続されている。 - 特許庁

To provide a frequency multiplier for generating a clock signal having a frequency as high as possible according to the frequency of a signal inputted from the outside by bringing out the performance of a PLL to its maximum by using a simple configuration.例文帳に追加

簡易な構成によりＰＬＬの性能を最大限引き出し，外部からの入力信号の周波数に応じて極力高い周波数のクロック信号を生成する周波数逓倍装置を提供すること。 - 特許庁

To enable a liquid crystal display device to perform sure data transfer having no phase shift and to reduce power consumption by providing liquid crystal drivers which are cascaded and by generating a clock signal synchronized with display data in all liquid crystal drivers.例文帳に追加

カスケード接続された液晶ドライバを備え、表示データに同期したクロック信号を各液晶ドライバ全てで生成することで、位相のずれの無い確実なデータ転送と、低消費電力化を可能とする。 - 特許庁

A first clock circuit 103, an input and output port 104, a basic random number generator 150 for generating basic random numbers or others in addition to a power device 91 are connected to the CPU 102 via an inner bus.例文帳に追加

ＣＰＵ１０２には、電源装置９１の他に、第１クロック回路１０３や、入出力ポート１０４、基礎乱数を生成するための基礎乱数生成器１５０などが内部バスを介して接続されている。 - 特許庁

When the number of bits of data to be received is set in a number of bit setting register 2, reception clocks mutually independent on each reception register 5, 6, 7, and 8 are generated according to the number of bits from a reception clock generating circuit 3.例文帳に追加

受信するデータのビット数をビット数設定レジスタ２に設定すると、受信クロック発生回路３からそのビット数に応じて各受信レジスタ５、６、７、８に互いに独立した受信クロックが発生される。 - 特許庁

In the positive voltage power generating circuit 2, a flying capacitor C1 is connected between the external connecting terminals P1, P2, and the clock CPCLK3 is applied to one terminal of the flying capacitor C1 through the external connecting terminal P2.例文帳に追加

正電源発生回路２においては、外部接続端子Ｐ１，Ｐ２の間にフライングコンデンサＣ１が接続され、外部接続端子Ｐ２を介して、フライングコンデンサＣ１の一方の端子にクロックＣＰＣＬＫ３が印加される。 - 特許庁

A nonlinear medium while generating 2nd higher harmonic light of the clock pulse light generates light corresponding to the difference frequency between the generated 2nd higher harmonic light and signal pulse light as an output.例文帳に追加

非線形媒質は、クロックパルス光の第２高調波光を発生させると同時に、発生した第２高調波光と信号パルス光の両光周波数の差周波数に相当する光を出力として発生させる。 - 特許庁

The CPU 102 keeps a first clock circuit 103, an input/output port 104, and a basic random number generator 150 for generating basic random numbers, connected via an internal bus, in addition to a power source device 91.例文帳に追加

ＣＰＵ１０２には、電源装置９１の他に、第１クロック回路１０３や、入出力ポート１０４、基礎乱数を生成するための基礎乱数生成器１５０などが内部バスを介して接続されている。 - 特許庁

A scanning start signal generating section 27 receives beam light concerning a K-color to be used in common for a full-color mode and a monochrome K mode, detects the scanning start signal SOSK, and inputs it to a clock counter 252.例文帳に追加

走査開始信号生成部２７は、全色モードと単Ｋモードとで共通に使用されるＫ色についてのビーム光を受光して走査開始信号ＳＯＳＫを検知しクロックカウンタ２５２に入力する。 - 特許庁

A filter signal fil outputted from a buffer size determining circuit 21 along with a buffer size control signal Pz is synchronized with a clock signal CK for controlling data output thus generating a filter signal fck.例文帳に追加

バッファサイズ決定回路２１からバッファサイズ制御信号Ｐｚとともに出力されたフィルター信号ｆｉｌを、データ出力を制御するクロック信号ＣＫに同期させることでフィルター信号ｆｃｋを生成する。 - 特許庁

The apparatus for generating the inkjet head driving waveform includes a CPU 14 connected to a driving waveform generator circuit 15 to sequentially output addresses which store driving waveform data to a ROM 13 according to timing of an outputted DA clock signal.例文帳に追加

ＣＰＵ１４は駆動波形生成回路１５と接続され、出力されたＤＡ用クロック信号のタイミングに従って、ＲＯＭ１３に対して駆動波形データが格納されたアドレスを順次出力する。 - 特許庁

The circuit that selectively latches the domino gate is configured such that the circuit evaluates the domino logic gate or latches its output signal during the same clock cycle as that for generating the enable signal independently of the layout and the frequency.例文帳に追加

選択的にラッチする回路は、これらの配置関係及び周波数に関係なく、イネーブル信号を生成するのと同じクロックサイクル中に、ドミノ論理ゲートを評価し、または、ラッチするように構成されている。 - 特許庁

To provide a reproducing device that can have its constitution made compact while generating an accurate clock, can be used without impairing flexibility of system design, and can reproduce video and audio data without any break, and a timing control method.例文帳に追加

正確なクロックを生成しつつ、構成を小型化し、システム設計の自由度も阻害せずに利用可能で、映像・音声データを途切れずに再生可能な再生装置およびタイミング制御方法を提供すること。 - 特許庁