「delay between」に関連した英語例文の一覧と使い方(15ページ目) - Weblio英語例文検索

A method for calculating a correlation property between frequency domains of a channel has: analyzing path delay distribution of a sample channel; analyzing path energy distribution of the sample channel; constructing a channel model on the basis of the path delay distribution and the path energy distribution of the sample channel; and calculating the correlation property between frequency domains of the channel on the basis of the constructed channel model.例文帳に追加

チャンネルの周波数領域の相関性の算出方法は、サンプルチャンネルのパス遅延分布を解析し、サンプルチャンネルのパスエネルギー分布を解析し、サンプルチャンネルのパス遅延分布とパスエネルギー分布に基づいてチャンネルモデルを構築し、構築されたチャンネルモデルに基づいてチャンネルの周波数領域の相関性を算出する。 - 特許庁

The delay value of the delay circuit 42 is determined by calculating a skew between system clocks sck0 and sck1 and a skew between a data signal earliest transmitted (a data signal whose phase is most advanced) and the data signal transmitted latest (the data signal whose phase is most delayed) among the data signals data1_00 to data1_63.例文帳に追加

遅延回路４２の遅延値は、システムクロックｓｃｋ０、ｓｃｋ１間のスキュー、及び、データ信号ｄａｔａ１＿００〜ｄａｔａ１＿６３中の最も早く送信されるデータ信号（位相が最も進んでいるデータ信号）と最も遅く送信されるデータ信号（位相が最も遅れているデータ信号）間のスキューを計算して決定する。 - 特許庁

When verifying a timing between two signals, the delay value of a signal propagating through an object signal path is calculated, and the random variance quantity of the delay value corresponding to the number of stages of a gate circuit comprising signal paths.例文帳に追加

２つの信号間のタイミングを検証するにあたり、対象となる信号経路を伝播する信号の遅延値を求め、遅延値のランダムなばらつき量について、信号経路を構成するゲート回路の段数に応じたランダムばらつき量を求める。 - 特許庁

Assuming that a propagation delay between a base station 1 and a subscriber terminal 3 is kept constant and the propagation delay can sufficiently accurately be measured, the distance from the subscriber terminal 3 to the base station 1 can be determined.例文帳に追加

基地局１と加入者端末３との間の伝播遅延が一定状態に留まり、この伝播遅延が十分正確に計測されるものと想定すると、加入者端末３から基地局１への距離を確定することが可能である。 - 特許庁

The first delay information is analyzed and evaluated to generate fixed delay time at all the times on the position measuring instrument side between the occurrence of the position request command on the processing unit side and the execution of the position request command on the position measuring instrument side.例文帳に追加

この第一遅延情報は、位置測定装置側において、処理ユニット側での位置要求コマンドの発生と位置測定装置側での位置要求コマンドの実行との間に、常に一定の遅延時間が生じるように分析評価される。 - 特許庁

Based on a difference between the phase of system clocks (SCLK, HSCLK, CK) and the phase of the data strobe signal DQS, the delay detection circuit 18 creates phase difference data P indicating the transmission delay, and supplies the data to the system clock synchronizing circuit 19.例文帳に追加

遅延検出回路（１８）は、システムクロック（ＳＣＬＫ、ＨＳＣＬＫ、ＣＫ）の位相とデータストローブ信号（ＤＱＳ）の位相との差に基づいて伝達遅延を示す位相差データ（Ｐ）を生成してシステムクロック同期化回路（１９）に供給する。 - 特許庁

In the method and device for transmitting delay-sensitive information(DSI) and non-delay-sensitive information(NDSI) via a communication link, the first DSI packet is delayed to reduce the number of conflicts between the DSI and NDSI.例文帳に追加

通信リンクを介してディレイセンシティブ情報（ＤＳＩ）および非ディレイセンシティブ情報（ＮＤＳＩ）を送信するための方法および装置であって、最初のＤＳＩパケットが、ＤＳＩとＮＤＳＩとの間のコンフリクトの数を低減するために遅延される。 - 特許庁

The phase adjustment circuit 6 adjusts the delay time of the latch timing signal to be supplied to the latch circuits 3 and 4 through a clock tree circuit 7 on the basis of a comparison result between the clock and an output of a pseudo delay circuit simulated from the clock.例文帳に追加

位相調整回路６は、クロックと当該クロックから擬似する擬似遅延回路の出力との比較結果に基づいてクロックツリー回路７を通過してラッチ回路３、４へと供給されるラッチタイミング信号の遅延時間を調整する。 - 特許庁

A peak level of an incoming signal IN is detected at the timing which is late for a peak detecting part 11 by a delay peak detecting part 13 so that a peak difference PLD between a delay peak level DPL and a peak level PL may be detected by a peak difference detecting part 15.例文帳に追加

遅延ピーク検出部１３によって、ピーク検出部１１よりも遅れたタイミングで入力信号ＩＮのピークレベルを検出し、遅延ピークレベルＤＰＬとピークレベルＰＬとのピーク差ＰＬＤをピーク差分検出部１５で検出する。 - 特許庁

The internal analog PLL circuit 3 receives the reference clock delay signal 12 and the feedback delay signal 14 and controls the phase of an output clock signal 16 so as to make the phase difference between them to be a stationary phase difference.例文帳に追加

内部アナログＰＬＬ回路３は、基準クロック遅延信号１２とフィードバック遅延信号１４を入力して、その位相差が内部アナログＰＬＬ回路３のもつ定常位相誤差となるように出力クロック信号１６の位相を制御する。 - 特許庁

For example, in case delay occurs between the operation timing of a switching element Q4 to a gate signal G4 and the operation timing of a switching element Q1 to a gate signal G1, it controls the output timing of the gate signal G1 by the amount of its delay time.例文帳に追加

例えば、ゲート信号Ｇ４に対してスイッチング素子Ｑ４の動作タイミングと、ゲート信号Ｇ１に対してスイッチング素子Ｑ１の動作タイミングとに遅延が発生する場合は、その遅延時間分だけゲート信号Ｇ１の出力タイミングを遅らせている。 - 特許庁

A traveling information acquiring part 67 calculates a time delay amount between the first yarn thickness unevenness signal and the second yarn thickness unevenness signal on the basis of the weighted similarity degrees and obtains the yarn traveling information on the basis of the time delay amount.例文帳に追加

走行情報取得部６７は、前記重み付き類似度に基づいて、前記第１糸太さムラ信号と前記第２糸太さムラ信号との時間的なズレ量を算出するとともに、前記ズレ量に基づいて糸走行情報を取得する。 - 特許庁

A vertex is selected for calculation (S12), and a correlation between delay distribution at the selected vertex and delay distribution in a partial circuit including the selected vertex is calculated based on the performance distribution information 12 and the correlation information 13 (S13).例文帳に追加

計算点を選択し（Ｓ１２）、性能分布情報１２および相関関係情報１３に基づいて、選択した計算点における遅延分布と、この計算点を含む部分回路における遅延分布の相関関係とを計算する（Ｓ１３）。 - 特許庁

In this case, a communication terminal which does not perform bi-directional communication requires no real-time performance, but maintains a state of large delay, and thus, the sense of incongruity can be reduced in switching between the high-quality mode and the low delay mode.例文帳に追加

このときに、双方向通信を行わない通信端末においては、リアルタイム性は必要とせず、遅延の大きい状態を維持することによって、高品質モードと低遅延モードとの切り替え時における違和感を低減することもできる。 - 特許庁

A delay time calculation error between the timing design process 103 and the timing validation process 104 is calculated, and a minimum wiring width specified in a design rule is added, with a wide part containing the delay time calculation error, to generate a wiring pattern.例文帳に追加

タイミング設計工程１０３およびタイミング検証工程１０４間の遅延時間計算誤差を算出し、設計ルールで規定された最小配線幅に、前記遅延時間計算誤差を包含する幅広部分を加えた配線パターンを作成する。 - 特許庁

On a down- and up-link optical transmission lines, measured values (total delay times of the up and down links) of a loop-backed delay quantity measuring counter are multiplied by fixed scale factors with taking account that the difference between the optical transmission speeds of optical signals of different wavelengths are known.例文帳に追加

下りおよび上りの光伝送路において、波長の異なる光信号の光伝送速度の相違が既知であることを考慮した一定の倍率を、折り返された遅延量測定カウンタの測定値（下り上り合計遅延時間）にかける。 - 特許庁

Consequently, when there is a long delay path having reception electric power equivalent to that of a path of a main incoming wave, an intense correlation appears at an intermediate position between the main incoming path and the long delay path and then fluctuations of time synchronism can be suppressed.例文帳に追加

これにより、主到来波となるパスと同等の受信電力をもつ長遅延パスが存在する場合において、主到来パスと長遅延パスの中間位置に強い相関が現れることで、時間同期のふらつきを抑えることが可能となる。 - 特許庁

A vertex is selected for calculation (S12), and a correlation between delay distribution at the selected vertex and delay distribution in a partial circuit including the selected vertex is calculated on the basis of the performance distribution information 12 and the correlation information 13 (S13).例文帳に追加

計算点を選択し（Ｓ１２）、性能分布情報１２および相関関係情報１３に基づいて、選択した計算点における遅延分布と、この計算点を含む部分回路における遅延分布の相関関係とを計算する（Ｓ１３）。 - 特許庁

When the delay of the response time is permitted by the response time history data 203, the client control program 202 inserts a delay time between processing to request the service processing and processing to request the service processing the next by the client program 201.例文帳に追加

クライアント制御プログラム２０２は、応答時間履歴データ２０３にて応答時間の遅延が認められた場合、クライアントプログラム２０１がサービス処理を要求する処理と次にサービス処理を要求する処理との間に遅延時間を挿入する。 - 特許庁

A circuit 2 for generating the modified clock signal from an input clock signal is provided by a delay line formed of digitally controlled delay line elements between DE1, DE2, DE3, DE4 which a state change propagates.例文帳に追加

入力クロック信号から変更されたクロック信号を発生するための回路２が遅延ラインによって設けられており、この遅延ラインは状態変化が伝わるＤＥ_1、ＤＥ_2、ＤＥ_3、ＤＥ_4間の、デジタル制御された遅延ライン要素によって形成されている。 - 特許庁

In the delay period, a ratio of the change of an actual intake pressure epmfwd from the start of the delay period, in the difference between an initial intake pressure epmfwdl and a virtual intake pressure epmfwdmd is determined as a correction coefficient KPMD (S250).例文帳に追加

遅延期間中において、遅延期間開始時からの実吸気圧ｅｐｍｆｗｄの変化分が、初期吸気圧ｅｐｍｆｗｄｌと仮想吸気圧ｅｐｍｆｗｄｍｄとの差に占める割合を補正係数ＫＰＭＤとして求めている（Ｓ２５０）。 - 特許庁

To provide a servo control system and a servo control method, having small position deviation even if delay is present in data between two shafts by preventing interference between the two shafts when interlocking two servo motors to drive one shaft of a machine.例文帳に追加

サーボモータの２つを連動して機械の１つの軸を駆動する場合、２軸間の干渉を防ぎ、２軸間のデータに遅れがあっても位置偏差の少ないサーボ制御システムおよびサーボ制御方法を提供する。 - 特許庁

To correct a delay time difference between signals and to suppress deterioration of a reception characteristic even if input timing of the signal differs due to a difference in a radiowave transmissions path length and a cable length between reception antenna branches.例文帳に追加

受信アンテナブランチ間の電波伝搬経路長及びケーブル長の違いにより信号の入力タイミングが異なる場合であっても、各信号の遅延時間差を補正し、受信特性の劣化を抑制する。 - 特許庁

Hierarchical timing restriction can thereby be generated while minimizing the estimation error of routing delay between hierarchies, the convergence of timing of a path extending between hierarchies is facilitated and a design period can be shortened.例文帳に追加

従って、階層間の配線遅延の見積り誤差を最小に抑えた階層別タイミング制約を生成することができ、階層間に跨るパスのタイミング収束を容易化し、設計期間を短縮することができる。 - 特許庁

To provide a method and apparatus for adaptively determining a delay time between reference and data pulses according to a present state of a wireless channel between two transceivers in a transmission criterion impulse radio system.例文帳に追加

送信基準インパルス無線システムにおいて、２つの送受信器間のワイヤレスチャネルの現在状態に従って基準パルスとデータパルスとの間の遅延時間を適応的に確定する方法及び装置の提供。 - 特許庁

A second delay (a) terminal 61 of a second relay 42 is connected between the positive electrode 55 and the second terminal 59, and a second relay (b) terminal 62 of the second relay 42 is connected between the negative electrode 58 and the first terminal 56.例文帳に追加

正極５５と第２端子５９との間に、第２リレー４２の第２リレーａ端子６１を接続し、負極５８と第１端子５６との間に、第２リレー４２の第２リレーｂ端子６２を接続する。 - 特許庁

Consequently, when the both time series data are differentiated by a first predetermined threshold value (S18) or more, it is determined that there is a delay process part between the both sensors or around the downstream side sensor part between the both sensor parts.例文帳に追加

この結果、両時系列データが第１所定閾値以上に異なる場合（Ｓ１８）には、両センサ部の間、または、両センサ部のうちの下流側のセンサ部付近に遅滞工程部があると判定することができる。 - 特許庁

Based on the distance between these significant points, synchronization between the two harmonics under verification is detected while compensating for frequency-dependent delay introduced by a speech organ in a case of a speech signal.例文帳に追加

これら有意ポイントの距離の評価によって、音声信号の場合に音声器官によって導入される周波数依存遅延を補償しながら、検証中の２つの調波の間の同期が検出される。 - 特許庁

Between an input terminal and an output terminal of the transistor cell, a plurality of third basic cells 60 for delay adjustment are arranged while a first basic cell 40 and a second basic cell 50 are arranged between the input terminal and the third cells and between the output terminal and the third cells, respectively.例文帳に追加

トランジスタセルは入出力端子の間に、遅延調整領するための複数の第３基本セル６０が配置され、入力端子及び出力端子と３基本セルとの間には夫々第１基本セル４０及び第２基本セル５０が配置されている。 - 特許庁

To eliminate the deviation of a video display time caused by a delay difference between transmission lines for transmitting monitor object video data of a plurality of monitoring cameras, the deviation of a video synchronizing signal between the monitoring cameras, and deviation in a display time of a decoded video image caused by a difference of reference frequencies between encoders.例文帳に追加

複数の監視カメラでの監視対象映像データを伝送する伝送路の遅延差による映像の表示時間のずれ、監視カメラ間の映像同期信号のずれ、各エンコーダの基準周波数の差による復号映像の表示時間のずれをなくす。 - 特許庁

To provide a logical synthesizing method and a device which satisfy the load and delay of a network between logic blocks even if the total of network lengths between the blocks becomes an enormous load such as in a case where connection destination blocks of the network between the logic blocks are in plural numbers and exits in different vectors.例文帳に追加

論理ブロック間ネットの接続先ブロックが複数で異なるベクトルに存在する場合など、ブロック間ネット長の総和が膨大な負荷となっていても、論理ブロック間ネットの負荷と遅延を満足させる論理合成方法及び装置を提供する。 - 特許庁

To provide a delay circuit that can adjust a signal delay time with high accuracy over a wide frequency band and adjust timing between signals with high accuracy, to provide a semiconductor device that uses the delay circuit, and to provide a semiconductor integrated circuit that realizes a stable operation even when a reference voltage is fluctuated.例文帳に追加

信号の遅延時間を広い周波数帯域で高精度に調整することができ、信号間のタイミングを高精度に調整することができる遅延回路及びその回路を用いた半導体装置と、基準電圧が変動する場合においても安定動作を実現する半導体集積回路を提供することを目的とする。 - 特許庁

A propagation delay-propagation loss table in which an area 45 which is predicted to include the relation between propagation delay and propagation loss when the mobile device is present not in the service area of the repeater and an area 46 which takes into consideration control delay due to the repeater and a power gain for the area 45 are preliminarily set is preliminarily stored at the wireless base station.例文帳に追加

移動機がリピータのサービスエリア内に在圏していない場合の伝搬遅延と伝搬ロスとの関係が含まれると予測される領域４５と、領域４５に対してリピータによる制御遅延と電力利得を考慮した領域４６とが予め設定された伝搬遅延−伝搬ロステーブルを無線基地局に予め記憶させる。 - 特許庁

Then, the delayed signal is latched by a latch circuit 14, matching or mismatching between the delayed signal PA0DB and the latched data signal PA2B is determined, when it is determined that the signals match to each other; and the delay code CODET <2:0> is determined, on the basis of the determination result, and the delay circuit 13 is operated by the delay code, after determination.例文帳に追加

そして、この遅延された信号をラッチ回路１４によりラッチし、遅延された信号ＰＡ０ＤＢとラッチされたデータ信号ＰＡ２Ｂとの一致または不一致を判定し、一致すると判定した場合に、この判定結果に基いて遅延コードＣＯＤＥＴ＜２：０＞を決定し、決定後の遅延コードにより遅延回路１３を動作させる。 - 特許庁

As a result, the measuring resolution can be raised because the delay control part changes the delay time at each measurement, and the measurement can be performed with high accuracy because the delay time is made to enter between the reception detection and the next transmission so as not to overlappingly receive the reflected wave of the ultrasonic wave sent previously with the ultrasonic wave to be received.例文帳に追加

これによって、測定毎に遅延時間を遅延制御部１１が変更するので、測定分解能を高くすることができ、かつ受信検知から次の送信までの間に遅延時間が入るので、以前送信した超音波の反射波と本来受信すべき超音波とを重複受信しないようにして高精度の測定を行うことができる。 - 特許庁

The delay time output unit of a circuit breaker includes: a switch 131 arranged in isolation from one side of a main shaft 115 rotating a fixed contact part 111 and a movable contact part 112 in an open/close direction; and a delay member 141 arranged between the main shaft 115 and the switch 131, and making operate the switch 131 with a preset delay time.例文帳に追加

遮断器の遅延時間出力装置は、固定接点部１１１と可動接点部１１２を開閉する方向に回転するメインシャフト１１５の一側から離隔して配置されるスイッチ１３１と、メインシャフト１１５とスイッチ１３１間に配置され、設定された遅延時間を有してスイッチ１３１を動作させる遅延部材１４１とを含む。 - 特許庁

In the predistortion device where a section for imparting a predistortion is constituted of an analog circuit, difference between a delay time T1 of a transmission signal path and a delay time T2 of a control signal path for controlling a distortion occurring at the predistortion section is corrected with the time resolution on an operating clock by variable delay means 17 and 20.例文帳に追加

予歪を与えるプリディスト−ション部がアナログ回路で構成されたプリディスト−ション装置において、送信信号経路の遅延時間Ｔ１と、プリディスト−ション部で発生する歪を制御するための制御信号経路の遅延時間Ｔ２との差を、可変遅延手段１７、２０により動作クロック上の時間分解能で補正する。 - 特許庁

A delay time specifying section 54 specifies the time difference between a delay time specified at a first timing in response to detection of a measuring pulse signal and a delay time specified at a second timing corresponding to a measuring pulse signal detected by predetermined number of pulses before the measuring pulse signal detected at the first timing.例文帳に追加

遅延時間差特定部５４は、第１のタイミングで測定用パルス信号が検出されたことに応答して特定した遅延時間と、第１のタイミングで検出された測定用パルス信号よりも所定パルス数だけ以前に検出された測定用パルス信号に対応する第２のタイミングで特定した遅延時間との時間差を特定する。 - 特許庁

A second delay circuit 6 having an output blocking circuit or an output blocking function is inserted between a first delay circuit 5 composed of a plurality of serially connected differential amplifiers 50a-50n and a selector, and the outputs of other differential amplifiers than one differential amplifier selected by a control signal S in the first delay circuit 5 are all fixed to a level L.例文帳に追加

直列接続された複数の差動増幅器５０ａ〜５０ｎよりなる第１遅延回路５およびセレクタ７間に出力遮断回路又は出力遮断機能を有する第２遅延回路６を挿入し、制御信号Ｓで選択した第１遅延回路５内の差動増幅器以外の差動増幅器の出力を全て「Ｌ」レベルに固定する。 - 特許庁

In the 90-degree phase generator, a voltage controlled delay circuit D is connected between two inputs of two mixers M1, M2 whose inputs are alternately connected, a sum of outputs of the two mixers is given to the voltage controlled delay circuit D through an integration device S to control the circuit D via its control input so that the delay is always 90 degrees.例文帳に追加

本発明の９０度位相発生器は、入力が互い違いに接続された２つのミクサＭ１，Ｍ２の、２つの入力の間に電圧制御型遅延回路Ｄをつなぎ、２つのミクサの出力の和を積分器Ｓを通して、その電圧制御型遅延回路Ｄの制御入力を制御して、その遅延が常に９０度になるようにする。 - 特許庁

A delay time readout section 75 reads out the delay time corresponding to the slew rate and the gradient magnetic field intensity to be executed from the storage section 80, a compensation pulse calculation section 76 calculates a compensation pulse, and the sequencer control section 77 feeds a command signal to the sequencer 6 by taking account of the delay in the system response and a deviation due to an error between gradient magnetic field areas.例文帳に追加

ディレータイム読み出し部７５は実行するスリューレート、傾斜磁場強度に対応するディレータイムを記憶部８０から読み出し、補正パルス算出部７６で補正パルスを算出し、システム応答の遅れ、傾斜磁場面積間誤差によるずれを考慮してシーケンス制御部７７がシーケンサ６に指令信号を供給する。 - 特許庁

In the signal receiving and phase regulating adder part 56 of thus simplified constitution, a value matching a signal receiving focus point which becomes deeper as a corresponding group is farther from a signal receiving opening center is set for the delay adder 76 as a delay time difference between the two channels.例文帳に追加

これらにより構成が簡素化された受信整相加算部５６において、遅延加算器７６には２チャネル間の遅延時間差として、対応するグループが受信開口中心から遠いほど深い受信フォーカス点に適合した値が設定される。 - 特許庁

To provide a delay locked loop (DLL) circuit which can control the operation of a register controlled DLL circuit by detecting whether or not a phase difference between an input source clock REFCLK and an output delay locked clock DLLCLK reaches a maximum value.例文帳に追加

入力されるソースクロックＲＥＦＣＬＫと、出力される遅延固定クロックＤＬＬＣＬＫとの間の位相差が最大値に達するか否かを検知し、レジスタ制御型遅延固定ループ回路の動作を制御することができる遅延固定ループ回路を提供する。 - 特許庁

A delay time operating section 225 operates the transmission delay time of voice data stored in the voice packet by multiplying the difference between the wireless frame number at the moment in time when the payload portion of a voice packet is received and its added frame number by the period of the wireless frame.例文帳に追加

遅延時間演算部２２５は、音声パケットのペイロード部を受け取った時点の無線フレーム番号とその付加されたフレーム番号との差分に無線フレームの周期を乗じて音声パケットに格納された音声データの伝送遅延時間を演算する。 - 特許庁

A delay measurement section 16 measures a time from a pulse signal generating time until first positive and negative peaks from the microphone detection signal and selects a midpoint time between the positive and negative peak detection times for the delay from the speaker to the audio listening point.例文帳に追加

遅延時間測定部１６はパルス信号発生時刻からマイクロホン検出信号より最初の正及び負のピーク値を検出するまでの時間を測定し、該正及び負のピーク検出時間の中間時間をスピーカからオーディオ聴取点までの遅延時間とする。 - 特許庁