「embedded Type」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

This semiconductor optical element includes a p-type semiconductor substrate, a mesa structure part, a semi-insulating semiconductor embedded layer, and a diffusion prevention layer.例文帳に追加

半導体光素子は、ｐ型半導体基板、メサ構造部、半絶縁性半導体埋込層、及び、拡散防止層を備えている。 - 特許庁

EMBEDDED BIT LINE TYPE NONVOLATILE FLOATING GATE MEMORY CELL HAVING INDEPENDENTLY CONTROLLABLE CONTROL GATE IN TRENCH, ARRAY OF CELL, AND METHOD FOR MANUFACTURING CELL例文帳に追加

トレンチ内に独立制御可能な制御ゲートを有する埋込ビット線型不揮発性浮遊ゲートメモリセル、そのアレイ、及び製造方法 - 特許庁

An embedded type programmable processor manages insertion and deletion of route in the prefix tables together with configuration of the virtual memory banks.例文帳に追加

埋込型プログラム可能プロセッサが、仮想メモリバンクのコンフィギュレーションと共に、プレフィックステーブル内のルートの挿入及び削除を管理する。 - 特許庁

To provide an intracorporeal embedded type real time micro dosimeter device capable of measuring an exposure in a real time, and to provide a measuring method therefor.例文帳に追加

照射線量をリアルタイムに計測できる体内埋め込み型のマイクロ線量計装置およびその測定方法を提供する。 - 特許庁

To provide a work method for caisson upper end portion by making a caisson embedded near the ground surface with a dividing type earth retaining wall, and the dividing type retaining wall is removed after backfilling the top of the pile cap.例文帳に追加

地表付近に埋入されるケーソンを分割式の土留め壁とし、頂版上を埋め戻した後、土留め壁を撤去するケーソン上端部の施工方法を提供する。 - 特許庁

Meanwhile, the N+ type drain layer 11 may not be formed but two TDMOSs having the N type embedded drift layer 5 as a common drain layer may be formed on both the sidewalls of the trench T1.例文帳に追加

なお、Ｎ＋型ドレイン層１１を形成しないで、トレンチＴ１の両側壁に、Ｎ型埋め込みドリフト層５を共通のドレイン層とする２つのＴＤＭＯＳを形成しても良い。 - 特許庁

In this case, a dose of a boron ion required to form the type P+ type embedded layer 2 is adjusted to a range not causing the increase of the leak current between the collector and an emitter of the NPN transistor 60 in the control part.例文帳に追加

この場合、Ｐ＋型埋め込み層２形成のためのボロンイオンのドーズ量を制御部のＮＰＮトランジスタ６０のコレクタ−エミッタ間リーク電流が増大しない範囲に調節する。 - 特許庁

The ceiling embedded type or ceiling suspension type air conditioners 1, 6, and 9 are provided with air delivery passage components 21, 24, 45, 91, and 95, and apatite 30 having a photocatalytic function.例文帳に追加

天井埋設型または天井吊下型の空気調和装置１，６，９は、空気配送路構成部材２１，２４，２５，４５，９１，９５および光触媒機能を有するアパタイト３０を備える。 - 特許庁

For connecting a pair of wooden members together via the rod type member, the holes, in which the rod type member is embedded, are filled with a predetermined adhesive or non-contraction mortar 5.例文帳に追加

棒状部材を介して一対の木製部材を接合するために、棒状部材が埋設された孔の中に所定の接着剤または無収縮モルタル（５）が充填されている。 - 特許庁

The counterpart optical connector 31 is internally provided at the front end of an existing power supply connector 21 of a wall-embedded type or a relay type to connect the power supply connector plug (1).例文帳に追加

相手方光コネクタ３１は、電源用コネクタプラグ（１）を接続する壁埋め込み式もしくは中継式のいずれかによる既存の電源用コネクタ２１の前端に内設して成るものとする。 - 特許庁

With an embedded-type RFID module 2 equipped with a temperature sensor embedded in concrete, temperature measurement is performed at prescribed time intervals to grasp and manage the state of concrete by using accumulated temperature, etc. calculated from temperature data.例文帳に追加

コンクリート中に温度センサを備えた埋込型ＲＦＩＤモジュール２を埋め込んで所定時間ごとに温度測定を行い、温度データから算出される積算温度等を用いてコンクリートの状態を把握し管理する。 - 特許庁

To simultaneously achieve suppression of operation of vertical parasitic bipolar transistor and reduction of ON-resistance, by improving voltage resistance between a drain region and the embedded layer of a LOCOS offset drain type high voltage resistance transistor including an embedded layer.例文帳に追加

埋め込み層を有するＬＯＣＯＳオフセットドレイン型高耐圧トランジスタのドレイン領域と埋め込み層間の耐圧を向上させ、かつ縦型寄生バイポーラトランジスタ動作の抑制、オン抵抗の低減を同時に実現する。 - 特許庁

There is provided a semiconductor layer 20, which is formed of an n-type clad layer 21, an active layer 22, a p-type clad layer 23 that includes a stripe shaped embedded ridge portion 28, an n-type buffer layer 24, a p-type contact layer 25, an etching stop layer 26, and a gap layer 27, laminated in this order.例文帳に追加

ｎ型クラッド層２１、活性層２２、ならびにストライプ状の埋込リッジ部２８を含むｐ型クラッド層２３、ｎ型バッファ層２４、ｐ側コンタクト層２５、エッチングストップ層２６およびキャップ層２７をこの順に積層してなる半導体層２０を備える。 - 特許庁

The semiconductor device has a structure wherein a silicon oxide film 3 is embedded within a first groove 2 as an element isolation region in a p-type silicon substrate 1, and an n-type polycrystalline silicon resistor 6 is embedded within a second groove 5 further formed in that silicon oxide film 3.例文帳に追加

本発明の半導体装置は、ｐ型シリコン基板１に、素子分離領域となる第１の溝２の内部にシリコン酸化膜３が埋め込まれ、さらにその内部に形成された第２の溝５の内部にｎ型多結晶シリコン抵抗体６が埋め込まれた構造となっている。 - 特許庁

This embedded magnet type synchronous motor is composed of an embedded magnet type rotor 1 where the number of poles is P and a stator 4 which has three-phase stator winding where winding is wound into distributed winding, and the numbers of slots 5 of the stator 4 is in the relation of S=4.5P.例文帳に追加

極数がＰである埋込磁石形のロータ１と、分布巻きに巻線が巻回された三相のステータ巻線を有するステータ４から構成され、ステータ４のスロット５の数ＳがＳ＝４．５Ｐの関係にあることを特徴とする埋込磁石形同期電動機としたものである。 - 特許庁

To provide an embedded DRAM logic type semiconductor device where a DRAM device and a logic device are formed on the same semiconductor substrate, and a process for manufacturing an embedded DRAM logic type semiconductor device in which a step between a DRAM region and a logic region is relaxed.例文帳に追加

同一の半導体基板上にＤＲＡＭデバイスとロジックデバイスとが形成された、ＤＲＡＭ混載ロジック型の半導体装置において、ＤＲＡＭ領域とロジック領域との段差を緩和するＤＲＡＭ混載ロジック型の半導体装置の製造方法および半導体装置を提供する。 - 特許庁

The p-type epitaxial layer 3a of inside used as the imaging element region Ar and the p-type epitaxial layer 3b of outside where a chip end surface F exists is separated electrically by the embedded electrode 4 and the n^+-type diffusion layer 5.例文帳に追加

埋め込み電極４およびｎ^＋拡散層５により、撮像素子領域Ａｒとなる内側のｐ型エピタキシャル層３ａと、チップ端面Ｆが存在する外側のｐ型エピタキシャル層３ｂとが電気的に分離される。 - 特許庁

By the embedded insulating film 4 and the n^+-type diffusion layer 5, the p-type epitaxial layer 3a of inside used as the imaging device region Ar and the p-type epitaxial layer 3b of an outside where a chip end surface F exists is separated electrically.例文帳に追加

埋め込み絶縁膜４およびｎ^＋拡散層５により、撮像素子領域Ａｒとなる内側のｐ型エピタキシャル層３ａと、チップ端面Ｆが存在する外側のｐ型エピタキシャル層３ｂとが電気的に分離される。 - 特許庁

In a power transistor composed by arranging a plurality of vertical type PNP transistors on a P type silicon substrate 1, one or a plurality of electrodes parts a of N+ type embedded layer 2 for separating the collector of the plurality of vertical type PNP transistors from the P type silicon substrate 1 are provided in an active region of the power transistor.例文帳に追加

Ｐ型シリコン基板１上に縦型ＰＮＰトランジスタを複数並べて構成されたパワートランジスタにおいて、前記Ｐ型シリコン基板１と前記複数の縦型ＰＮＰトランジスタのコレクタを分離するためのＮ+型埋込層２の電極部aをパワートランジスタの能動領域内に1箇所または複数有する。 - 特許庁

A bottomed cylinder-shaped holder 4 is embedded in a part for mounting the step, and an inside is loaded with a capsule-type adhesive 5 and covered with a cap 51.例文帳に追加

ステップを取り付ける部分に有底筒状のホルダー４を埋設し、内部にカプセル型接着剤５を装填しキャップ５１で蓋をする。 - 特許庁

To provide an embedded type lighting fixture with construction workability improved, without damaging dust resistance or space saving in a simple structure.例文帳に追加

簡単な構成により、防塵性や省スペース性を損なうことなく、施工作業性が向上された埋込み形照明器具を提供する。 - 特許庁

To provide a semiconductor circuit device, which includes trench gate-type MOSFETs with each gate electrode completely embedded in a trench gate and which offers an excellent performance.例文帳に追加

トレンチゲートをゲート電極で完全に埋め込むトレンチゲート型ＭＯＳＦＥＴにおいて、パフォーマンスに優れた半導体回路装置を提供する。 - 特許庁

To provide an indoor unit for a ceiling-embedded type air conditioner capable of obtaining heat insulation effects without increasing the height dimension of the indoor unit.例文帳に追加

室内機の高さ寸法を大きくせずに、断熱効果を得ることができる天井埋込型空気調和装置の室内機を提供する。 - 特許庁

To provide a laminate type chip component mounted to the surface of a circuit board and easily embedded even in the inner part of the circuit board.例文帳に追加

回路基板の表面に実装可能でありながら、回路基板の内部にも埋め込むことが容易な積層型チップ部品を提供すること。 - 特許庁

To provide a method for manufacturing a receiver, having an embedded mesa type photodetector, whose multiplicative factor (M)=1 and whose photosensitivity performance exhibits superior flatness.例文帳に追加

増倍率（Ｍ）＝１で平坦性の良い光感度特性を示す埋込みメサ型受光素子を有する受信器の製造方法を提供する。 - 特許庁

To provide a spot size converting element which can convert a spot size of an optical waveguide in a waveguide embedded type optical circuit with low loss.例文帳に追加

導波路埋め込み型光回路における光導波路のスポットサイズを低損失にて変換可能なスポットサイズ変換素子を提供する。 - 特許庁

It looks like a big analog clock with a pad lock and is embedded in the meter panel (or in the trunk, the inside of the hood, or in the console box depending on the type of vehicle). 例文帳に追加

形状はメーターパネル（車種によってはトランク内、ボンネット内、コンソールボックス内）に埋め込まれた錠前付きの大きなアナログ時計。 - Wikipedia日英京都関連文書対訳コーパス

To provide a lighting system which can certainly fix an embedded type lighting fixture to a ceiling and facilitating its installation work.例文帳に追加

埋設式の照明器具を天井に確実に固定可能であり、且つ取付作業の容易化が可能な照明装置を提供することである。 - 特許庁

To reduce short circuit without increasing draft caused by air current blown out of a blowoff port in a ceiling embedded type air conditioner.例文帳に追加

天井埋込型の空気調和装置において、吹出口から吹き出される気流によるドラフトを増加させることなく、ショートサーキットを低減する。 - 特許庁

In particular this is useful to know a life of battery of Li/CFX to supply an electric power for an implantation type medical device embedded in the body.例文帳に追加

本発明は、特に、体内埋め込み型医療装置に電力を供給するためのＬｉ／ＣＦ_x 電池の寿命を知るのに有用である。 - 特許庁

To provide an indoor unit for a ceiling embedded or suspended type air conditioning system, having a higher degree of freedom in designing a lower face panel.例文帳に追加

下面パネルの意匠の自由度を向上させた、天井埋込型又は天井吊下型の空気調和装置の室内機を提供する。 - 特許庁

To provide a ceiling embedded type luminaire 11 capable of easily changing ceiling incidental equipment 23 which is attached to a luminaire body 21.例文帳に追加

器具本体21に天井付帯設備23を取り付け、天井付帯設備23の変更を容易にできる天井埋込形照明器具11を提供する。 - 特許庁

In the AlGaAs group semiconductor laser element 10, the lattice constant of an embedded layer 16 is greater than that of a p-type clad layer 14.例文帳に追加

ＡｌＧａＡｓ系半導体レーザ素子１０において、埋め込み層１６の格子定数がｐ型クラッド層１４のそれより大きくなっている。 - 特許庁

The etching liquid contains at least one type of an organic acid and removes the resist and an organic series antireflection film and/or an organic series embedded material.例文帳に追加

少なくとも１種の有機酸を含む、レジストと有機系反射防止膜、および／または有機系埋め込み材を除去するためのエッチング液。 - 特許庁

Insulating films 17 covering inner surfaces of a plurality of trenches 16 from a surface of the n+ type source layer 14 to the n- type drift layer 12; source embedded electrodes 18 on a bottom part in the insulating films 17; gate electrodes 19 embedded along a thickness of the p- type base layer 13 at upper part in the insulating films 17; and interlayer insulating films 20 formed thereon are provided.例文帳に追加

ｎ＋型ソース層１４の表面からｎ−型ドリフト層１２へ至る複数のトレンチ１６の内面を被う絶縁膜１７、絶縁膜１７内の底部のソース埋込電極１８、絶縁膜１７内の上部のｐ−型ベース層１３の厚さに沿って埋め込まれたゲート電極１９、及びその上の層間絶縁膜２０を有する。 - 特許庁

The transistor includes a gate semiconductor region 253 formed on an inner face of the groove 360, an N-type embedded channel region 262 formed in an epitaxial region 221 becoming an outer side of the P-type gate semiconductor region 253, and a channel region 382 formed of a P-type body semiconductor region 254 formed on an outer side of the embedded channel region 262.例文帳に追加

更に、溝３６０の内面に形成されるゲート半導体領域２５３と、該Ｐ型ゲート半導体領域２５３の外側となるエピタキシャル領域２２１に形成されるＮ型の埋込チャネル領域２６２と、この埋込チャネル領域２６２の外側に形成されるＰ型のボディ半導体領域２５４からなるチャネル領域３８２を備える。 - 特許庁

The organic semiconductor device provided with a p-type organic semiconductor layer pinched between a source electrode and a drain electrode is equipped with an n-type organic semiconductor layer, interposed at a middle point in the p-type organic semiconductor layer and a gate electrode embedded in the n-type organic semiconductor layer.例文帳に追加

ソース電極及びドレイン電極間に挟持されたｐ型有機半導体層を備えた有機半導体素子において、ｐ型有機半導体層の中間に介在されたｎ型有機半導体層と、ｎ型有機半導体層に包埋されたゲート電極と、を備える。 - 特許庁

The organic semiconductor device, provided with the n-type organic semiconductor layer pinched between the source electrode and the drain electrode, is equipped with the p-type organic semiconductor layer interposed at a middle point in the n-type organic semiconductor layer and the gate electrode embedded in the p-type organic semiconductor layer.例文帳に追加

ソース電極及びドレイン電極間に挟持されたｎ型有機半導体層を備えた有機半導体素子において、ｎ型有機半導体層の中間に介在されたｐ型有機半導体層と、ｐ型有機半導体層に包埋されたゲート電極と、を備える。 - 特許庁

In the semiconductor device, an embedded N-type region comprising a silicon region including high N-type impurities is disposed at a lower portion of a channel region in the N-type MOS transistor for ESD protection for protecting the N-type MOS transistor of an internal element and the other internal elements from a breakdown due to ESD.例文帳に追加

内部素子のＮ型ＭＯＳトランジスタやその他の内部素子をＥＳＤによる破壊から保護するためのＥＳＤ保護用のＮ型ＭＯＳトランジスタのチャネル領域の下部に、濃いＮ型の不純物を有するシリコン領域からなる埋め込みＮ型領域を配置した半導体装置とした。 - 特許庁

In the semiconductor device having parallel p-n layers with n-type drift regions 2 and p-type partition regions 3, the drift region 2 and the partition region 3 being alternately arranged, a second trench 4 into which a gate electrode 7 is to be embedded is formed above the n-type drift region 2 or the p-type partition region 3.例文帳に追加

ｎ型ドリフト領域２とｐ型仕切領域３とを交互に配置した並列ｐｎ層を有する半導体装置において、ｎ型ドリフト領域２またはｐ型仕切領域３の上部に、ゲート電極７を埋め込むための第２トレンチ４が設けられている。 - 特許庁

In the rotor structure of a permanent magnet-embedded type synchronous motor in which magnets are each embedded in each of housing holes of the rotor, the housing holes and the magnet are rounded in corners and the rounded portions, each having a radius R substantially a half of the thickness of each of the magnets.例文帳に追加

ロータの収容孔に磁石を埋め込んだ永久磁石埋込み型同期モータのロータ構造において、収容孔及び磁石のかど部をＲ加工し、Ｒの半径を磁石厚さの半分と略同一とする。 - 特許庁

A voltage resistance between the drain region and the embedded layer can be improved by forming a diffused layer in the shape of stripe at the part lower than a diffusing layer extended to the drain layer from the offset layer, and forming a perfect depletion area between the drain region and the embedded layer in the LOCOS offset drain type high voltage resistance transistor including the embedded layer.例文帳に追加

埋め込み層を有するＬＯＣＯＳオフセットドレイン型高耐圧トランジスタの、オフセット層からドレイン層にわたる拡散層の下部にストライプ状に拡散層を形成し、ドレイン領域と埋め込み層の間を完全に空乏化させることで、ドレイン領域と埋め込み層の間の耐圧を向上させる。 - 特許庁

The embedded program updating method comprises: a step of acquisition of common update data common to a different electronic device among updated versions of embedded programs and difference data for each electronic device; and a step of updating an embedded program using difference data corresponding to a type and a model number of an electronic component provided in an electronic device.例文帳に追加

本発明に係る組込プログラム更新方法では、組込プログラムの更新版のうち異なる電子機器に共通する共通更新データと、電子機器毎の差分データとを取得し、電子機器が備える電子部品の種別および型番に対応する差分データを用いて組込プログラムを更新する。 - 特許庁

In such a structure, the trench 13 is formed to allow the p^+-type layer 3 to function as a guard ring by separation, and the n^--type layer 14 is embedded in the trench 13.例文帳に追加

このような構成によれば、Ｐ^＋型層３を分断してガードリングとして機能させるために、トレンチ１３を形成すると共に、そのトレンチ１３内をＮ^−型層１４で埋め込むようにしている。 - 特許庁

Here, since the insulator 12 is embedded in the groove 11 which separates the buffer layers 5, the N-type clad layer 6, the MQW active layer 7 and the P-type clad layer 8 do not grow on the groove 11.例文帳に追加

このとき、バッファ層５を分離する溝１１に絶縁体１２が埋設されているので、溝１１上には、Ｎ型クラッド層６、ＭＱＷ活性層７およびＰ型クラッド層８が成長しない。 - 特許庁