「etching ground」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide a dry-etching method whose selection ratio for the ground is large and which forms wirings of tapered shapes.例文帳に追加

下地に対する選択比が大きく、テーパー形状の配線を形成するドライエッチング方法を提供する。 - 特許庁

To provide a method for manufacturing a semiconductor device, without etching a silicon substrate when eliminating a mask layer, even if the ground of a film to be machined is a silicon substrate.例文帳に追加

被加工膜の下地がシリコン基板であっても、マスク層の除去時にシリコン基板をエッチングしない。 - 特許庁

After the texture processing, acid treatment is performed and thereby the abrasive and the glass ground chip are removed due to etching action.例文帳に追加

テクスチャー加工後に酸処理を行うことにより、エッチング作用に基づいて研磨材やガラスの削り屑が除去される。 - 特許庁

Further, the ground layer 102 is removed by etching, thereby the crystal 103 of the nitride-based compound semiconductor is separated as the substrate 105.例文帳に追加

下地層をエッチングにより除去して、窒化物系化合物半導体の結晶を基板１０５として分離する。 - 特許庁

To eliminate the influence of an etching gas or waste liquid on the environment and realize low-cost and efficient grinding to etching steps, when grinding a plate matter such as a semiconductor wafer, etc., and etching the ground face to remove deformations.例文帳に追加

半導体ウェーハ等の板状物を研削してから、研削面をエッチングして歪みを除去する場合において、エッチングガスや廃液による環境への悪影響を回避し、低コストで、効率良く研削からエッチングまでを行う。 - 特許庁

To provide a method for plasma etching processing which reduces an amount of losses of a Poly-Si layer side wall etching or ground Si layer for constituting a gate module at high dielectric constant gate insulating film time.例文帳に追加

高誘電率ゲート絶縁膜時のゲートモジュールを構成するＰｏｌｙ−Ｓｉ層側壁サイドエッチングや下地Ｓｉ層のロス量を低減させるプラズマエッチング処理方法を提供する。 - 特許庁

A semiconductor wafer having been lapped is plane-ground, so a damaged layer becomes thin and margins of following etching and polishing decrease.例文帳に追加

ラッピング後の半導体ウェーハを平面研削するので、加工変質層が薄くなり、続くエッチングや研磨での取り代が減る。 - 特許庁

Metallic contamination from a ground electrode 7 of an etching treatment chamber 4 can be prevented, and device deterioration can be restrained.例文帳に追加

本発明によればエッチング処理室４の接地電極７からの金属汚染を防止し、デバイス劣化を抑制することができる。 - 特許庁

When electrically conducting a stage 12 and etching a fixed sample 2 by the focused ion beam, etching current is measured by a microammeter 13 arranged between ground and the stage 12.例文帳に追加

ステージ１２に電気的に導通させて固定した試料２を集束イオンビームによりエッチングする際に、グランドとステージ１２の間に設置した微小電流計１３によりエッチング電流を測定する。 - 特許庁

The center electrodes 21-23 and a ground electrode 25 are formed by carrying out the punching working or etching working of a metallic thin board.例文帳に追加

中心電極２１〜２３及びアース電極２５は、金属薄板を打ち抜き加工又はエッチング加工することによって形成される。 - 特許庁

A ground surface for the patch antenna is formed on the rear side of the dielectric substrate 31 so as to correspond to the patch antenna 34 by treatment like etching.例文帳に追加

誘電体基板３１の裏面には、パッチアンテナ３４に対応させてパッチアンテナ用グランド面をエッチング等の処理により形成する。 - 特許庁

In an etching process for etching an etching ground on a Si film by bringing SF_6 gas into the plasma state, this process comprises two steps: a large-quantity supplying step for supplying a large quantity of SF_6 gas; and a small-quantity supplying step for supplying a small quantity of SF_6 gas.例文帳に追加

ＳＦ_６ガスをプラズマ化してＳｉ膜上のエッチンググランドをエッチングするエッチング工程において、これを、多量のＳＦ_６ガスを供給する多量供給工程と、少量のＳＦ_６ガスを供給する少量供給工程との二工程から構成する。 - 特許庁

To prevent a rise of plasma potential occurring owing to an insufficient DC ground, and also to prevent occurrence of abnormal discharge in a plasma etching processing apparatus.例文帳に追加

プラズマエッチング処理装置において、直流アース不足により発生するプラズマ電位の上昇を防ぎ、異常放電の発生を阻止する。 - 特許庁

Portions of a vibrator 11 formed out of a monocrystal silicon substrate 1, other than surfaces where a lower electrode 4a, a piezoelectric thin film 5a, and upper electrodes 6a, 6b, and 6c, are ground by means of reactive ion etching, dry isotropic ion etching, or crystal anisotropic etching, thereby obtaining a desired detuning degree.例文帳に追加

反応性イオンエッチング、乾式等方性イオンエッチング又は結晶異方性エッチングにより、単結晶シリコン基板１から形成された振動子１１の下部電極４ａ、圧電薄膜５ａ、上部電極６ａ，６ｂ，６ｃが形成された面以外を研削することで、所望の離調度とする。 - 特許庁

A gate insulating film having a two-layered structure having different etching rates is formed on a ground 20, and a bottom portion side surface and a bottom portion of a gate contact hole processed and formed into the gate insulating film are curved surfaces which are convex toward the ground.例文帳に追加

下地２０上にエッチングレートの異なる二層構造のゲート絶縁膜を有し、ゲート絶縁膜に加工形成されたゲートコンタクトホールの底部側面及び底部が下地側に凸形状の曲面である。 - 特許庁

An alignment mark structure associated includes a ground layer 5 having a line-shaped pattern located below an alignment mark 8, and a metal diffusion preventing/etching stopper layer 6 between the ground layer 5 and the alignment mark 8.例文帳に追加

本発明に係るアライメントマーク構造は、アライメントマーク８の下方に、ライン状のパターンを有する下地層５を備え、さらに、下地層５とアライメントマーク８との間に、金属拡散防止兼エッチングストッパ層６を備える。 - 特許庁

Further, a dug 7 for isolating elements is provided by etching to a region of a ground silicon substrate 10 to insulate between the elements.例文帳に追加

さらに、素子を分離するための堀込み部７を設け、下地のシリコン基板１０の領域までエッチングさせることにより各素子間が絶縁されている。 - 特許庁

To provide a method of manufacturing a semiconductor device which is capable of selectively etching a high dielectric constant insulating film on an SiO_2 film on the ground.例文帳に追加

下地のＳｉＯ_２膜に対して選択的に高誘電率絶縁膜をエッチングすることのできる半導体装置の製造方法を提供する。 - 特許庁

In this case, when the silicon nitride film 22 is completely removed, the genuine amorphous silicon film 21 of the ground is exposed, the dry etching of the exposed genuine amorphous silicon film 21 is performed to some extent, and its etching rate is about 400 Å/min.例文帳に追加

この場合、窒化シリコン膜22が完全に除去されると、下地の真性アモルファスシリコン膜21が露出され、この露出された真性アモルファスシリコン膜21がある程度ドライエッチングされるが、そのエッチングレートは約４００Å／ｍｉｎであった。 - 特許庁

Non-flat etching defective peripheral portions of a wafer due to deviation of inner and outer peripheral portions of the wafer in etching and the etching quantity difference, caused by the etching solution feed rate difference or non-flat polishing defective peripheral portions of the wafer, due to its biting into the polishing cloth in mirror-surface working are ground off mechanically, to leave only the inner portion of the wafer superior in flatness.例文帳に追加

エッチング加工時のウエハ内外周の偏り及びエッチング液供給の相違に伴って生じるエッチング量の差が原因のウエハ外周の非平坦な「エッチングダレ」部分、或いは鏡面加工時の研磨クロスへの食い込みに伴って生じるウエハ外周の非平坦な「研磨周辺ダレ」部分を機械的に研削除去することにより平坦度に優れたウエハの内部のみが残る。 - 特許庁

In an etching process K5 by etching the semiconductor substrate from the surface opposite from the circuit-formed one, the semiconductor substrate is divided into a plurality of semiconductor elements while removing a fractured layer generated on the ground and cut surfaces and also removing the parts left untouched.例文帳に追加

エッチング工程Ｋ５では、反対側表面から半導体基板をエッチングすることによって、研削面および切削面に生じた破砕層を除去するとともに、切り残し部を除去して半導体基板を複数の半導体素子に分割する。 - 特許庁

In this case, the area of the overlapped machining region [C] is set to approximately 33% of the area of the second dry etching region, thus preventing the ground gate insulating film 23 from being punched.例文帳に追加

この時重複加工領域［Ｃ］の面積を２回目のドライエッチング領域の面積の約３３％として、下地のゲート絶縁膜２３が打ち抜かれるのを防止する。 - 特許庁

To provide an etching method in which oxygen plasma can be prevented from having an adverse effect on the ground of an insulating film when the insulating film formed on a substrate is etched.例文帳に追加

基板に形成された絶縁膜をエッチングするとき、絶縁膜の下地に酸素プラズマの悪影響が生ずるのを防止できるエッチング方法を提供する - 特許庁

Further, the metal diffusion preventing/etching stopper layer 6 prevents a metal material embedded as the ground layer 5 from undergoing diffusion by heat treatment.例文帳に追加

さらに、金属拡散防止兼エッチングストッパ層６の存在によって、下地層５として埋め込まれた金属材料が、熱処理などにより拡散するのを防止できる。 - 特許庁

As a result, sulfate ions on the semiconductor substrate are removed almost completely without etching the semiconductor substrate of ground, and a clean surface is obtained stably.例文帳に追加

これにより、半導体基板上の硫酸イオンを下地の半導体基板をエッチングすることなくほぼ完全に除去し、安定して清浄な表面を得ることができる。 - 特許庁

To uniformly planrize a metal film without embedding flaws or fine grains on the surface of a ground metal and further, without etching non- uniformity by flattening and removing a metal film for wiring, while using an etching liquid mainly for chemical operation.例文帳に追加

化学的作用を主体とするエッチング液を用いて配線用金属膜の平坦化および除去を行なうことで、研磨後の金属表面に傷や微粒子などの埋没が生じることなく、さらに、エッチングむらを生じさせることなく、金属膜を均一に平坦化する。 - 特許庁

The grinding liquid and etching liquid are supplied between the compound semiconductor substrate 2 and the grinding stone 3 through the passage 4 for supplying grinding liquid and the passage 8 for supplying etching liquid, and the compound semiconductor substrate 2 is ground by means of the grinding stone 3 while supplying the grinding liquid and etching liquid between the compound semiconductor substrate 2 and the grinding stone 3.例文帳に追加

研削液及びエッチング液を研削液供給経路４及びエッチング液供給経路８を介して化合物半導体基板２と研削砥石３との間に供給し、化合物半導体基板２を化合物半導体基板２と研削砥石３との間に研削液及びエッチング液を供給しながら研削砥石３で研削する。 - 特許庁

This grinding system is composed at least of a chuck table 11 for holding a plate matter, grinding means 12a and 12b for grinding the plate matter held by the chuck table 11, a cleaning means 13 for cleaning the ground plate matter, and a dry etching means 14 for dry etching the cleaned plate matter, thus realizing efficient grinding up to dry etching steps.例文帳に追加

少なくとも、板状物を保持するチャックテーブル１１と、チャックテーブル１１に保持された板状物を研削する研削手段１２ａ、１２ｂと、研削済みの板状物を洗浄する洗浄手段１３と、洗浄済みの板状物をドライエッチングするドライエッチング手段１４とからなる研削システムを構成し、研削からドライエッチングまでを効率良く行う。 - 特許庁

On an SOI type wafer, a shallow trench is formed in a connecting part as one part of a device isolation film-forming area between a device region and a ground area by utilizing an etching-proof film.例文帳に追加

本発明よると、ＳＯＩ型基板に素子領域と接地領域の間の素子分離膜形成領域の一部である連結部にエッチング防止膜を利用して浅いトレンチを形成する。 - 特許庁

To provide a platinum working method which is capable of finely working platinum with high accuracy without remaining of deposits ands does not damage the ground surface of the platinum in treatment after dry etching.例文帳に追加

デポ物残りのない高精度な白金の微細加工を可能とし、さらにはドライエッチング後の処理において白金の下地にダメージを与えることのない白金の加工方法を提供する。 - 特許庁

Although the ground real amorphous silicon film 21 is exposed and the exposed real amorphous silicon film 21 is dry-etched to some extent, a selection ratio of the dry etching is about 7.例文帳に追加

この場合、下地の真性アモルファスシリコン膜２１が露出され、この露出された真性アモルファスシリコン膜２１がある程度ドライエッチングされるが、その際の選択比は約７である。 - 特許庁

A controller 15 checks the absorption current signal data up in a relation between a current flowing between the sample and a ground to be acquired in advance by use of a standard sample and an etching depth of a substrate in the contact hole, and inspects the etching depth of the substrate in a hole to be measured.例文帳に追加

制御装置１５はこの吸収電流信号データを、予め標準試料を用いて求められている試料・接地間に流れる電流とコンタクトホールにおける基板のエッチング深さとの関係に照合して、測定対象のホールにおける基板のエッチング深さを検査する。 - 特許庁

Thereafter, the element formation side is bonded with a holding substrate with an adhesive or the like, the back surface of a silicon monocrystalline substrate is ground/polished, etching is executed and then stopped at an etching stop layer, formed before growing the epitaxial layer, and a trench tip is exposed.例文帳に追加

その後素子形成側を接着剤等で保持基板と接着する等して、しかる後にシリコン単結晶基板の裏面を研削・研磨の後、エッチングを行ってエピタキシャル層を成長させる前に形成したエッチングストップ層でエッチングを停止してトレンチ先端を露出させる。 - 特許庁

To provide a method for manufacturing a semiconductor device in which a hard mask is used having high etching resistance and fine adhesiveness to a ground layer such as a silicon oxide film and a silicon nitride film and allowed to be easily removed.例文帳に追加

酸化シリコン膜や窒化シリコン膜等の下地層に対して、高いエッチ耐性及び良好な密着性を有し、且つ除去が容易なハードマスクを用いる半導体装置の製造方法を提供する。 - 特許庁

To provide a method and an apparatus for extracting impurities present in the surface and in the depth direction of a semi conductor substrate with high accuracy in which the etching speed is high, the etching quantity can be controlled correctly, and the concentration of impurities of the back ground is low.例文帳に追加

半導体基板の表面および深さ方向に存在する不純物を高精度で抽出する方法と装置に関し、エッチング速度が速く、エッチング量を正確に制御できて、かつバックグラウンド不純物濃度の低い半導体基板の不純物抽出方法ないし不純物抽出装置を提供する。 - 特許庁

To provide a printed circuit board which has high etching nature in formation of conductor wiring lines, specifically, has less etching residue of ground metal layer components remaining between conductor wiring lines when etching is performed by aqueous ferric chloride solution or aqueous hydrochloric acid acidic cupric chloride solution, has high insulation reliability and corrosion resistance when high voltage is applied between the conductor wirings, and to provide a method for manufacturing the same.例文帳に追加

導体配線の形成時における高いエッチング性、具体的には塩化第２鉄水溶液又は塩酸酸性塩化第２銅水溶液でエッチングした際に導体配線間に残留する下地金属層成分のエッチング残渣が少なく、導体配線間に高電圧を印加した場合に高い絶縁信頼性及び耐食性を兼ね備えたプリント配線基板およびその製造方法の提供。 - 特許庁

On the remaining part, except for the intermediate connecting part of the device isolation film forming area between the device region and the ground region, a deep trench for exposing an embedded oxide layer is formed by utilizing an etching-proof film pattern.例文帳に追加

素子領域と接地領域との間の素子分離膜形成領域中間連結部を除外した残余部にエッチング防止膜パターンを利用して埋没酸化層が露出される深いトレンチを形成する。 - 特許庁

To provide a method of manufacturing a semiconductor device, in which etching residues can be removed without greatly overetching a film to be etched formed covering a step, and a ground oxide film can be made thin.例文帳に追加

段差上に被覆された被エッチング膜を大幅にオーバーエッチングすることなく、エッチング残渣を除去することができるとともに、下地酸化膜を薄膜化することができる半導体装置の製造方法を提供する。 - 特許庁

The gate insulating film comprises a first gate insulating film 30 as a lower layer and a second gate insulating film 32 as an upper layer having a higher etching rate than that of the first gate insulating film in order from the ground side.例文帳に追加

このゲート絶縁膜は、下地側から下層の第１ゲート絶縁膜３０と第１ゲート絶縁膜のエッチングレートより大なるエッチングレートを有する上層の第２ゲート絶縁膜３２から成る窒化シリコン膜である。 - 特許庁

A part of the metal atoms ground from a sample during the plasma etching and scattered therearound is adhered to the surface of the mask member 50 to deposit the metal film, while no metal film is deposited on positions of the slits 503, and a blank area is formed.例文帳に追加

プラズマエッチング中にサンプルから削り取られて飛散する金属原子の一部はマスク部材５０の表面に付着して金属膜を形成するが、スリット５０３の部分は金属膜が形成されず空白領域となる。 - 特許庁

This allows a highly resistant material to physical etching to be ground at a portion where a low resistant material to physical etching out of the substrates S so as not to grind a portion in the direction almost orthogonal from the machined surface of the substrate S by the radical too much, when machining the substrate S composed of a plurality of the materials.例文帳に追加

これにより、複数の材料から構成されている基板Ｓを加工する際に、基板Ｓのうち物理エッチングに対する耐性が低い材料が用いられている箇所を、ラジカルによって基板Ｓの加工面から略直交する方向に削りすぎることなく、物理エッチングに対する耐性が高い材料を削ることができる。 - 特許庁

An etching layer 18 of an DLC (diamond-like carbon) or TiNc on an original master disk 20 of a ground glass or a silicon compound such as Si, SiC or SiO_2 is formed, an electroforming film 14 is coated by electroforming after forming a conductive layer 13 by spattering thereon, and the substrate is manufactured by exfoliating the etching layer 18 from the master disk 20.例文帳に追加

研磨されたガラス、または、Ｓｉ若しくはＳｉＣ、ＳｉＯ_２ 等のＳｉ化合物たる元原盤２０にＤＬＣ（ダイヤモンドライクカーボン）、または、ＴｉＮＣのエッチング層１８を形成し、この上にスパッタリングにより導電層１３を形成後に電鋳して電鋳皮膜１４を付け、元原盤２０から剥離してダイレクトマスタリングの基板とする。 - 特許庁

To provide a method capable of removing a ground strain layer on the reverse surface of a semiconductor wafer without providing large-scale facilities like in a method by chemical etching or producing substances which should be disposed of as industrial wastes in quantity.例文帳に追加

半導体ウエーハの裏面の研削歪み層を、化学的エッチングによる方法のごとき、大がかりな設備を設けることなく、また産業廃棄物として処理すべき物質を大量に生成することなく、除去することができる方法を提供する。 - 特許庁

The method of manufacturing the semiconductor device includes a process of subjecting an inter-layer insulating layer 61 to dry etching using a mask having a plurality of first openings and a plurality of second openings arranged more closely than the first openings, and forming first holes reaching a ground layer 10 below the first openings and second holes 41 reaching the ground layer 10 below the second openings.例文帳に追加

実施形態によれば、半導体装置の製造方法は、複数の第１の開口と第１の開口よりも密に並んだ複数の第２の開口とを有するマスクを用いて層間絶縁層６１をドライエッチングし、第１の開口の下で下地層１０に達する第１のホールと、第２の開口の下で下地層１０に達する第２のホール４１とを同時に形成する工程を備えている。 - 特許庁

By using a semiconductor manufacturing apparatus having a purifying apparatus, a plurality of reaction chambers, a heating chamber, a laser apparatus, and an etching apparatus, processes from the formation of a ground film to the gettering of the catalyst element and the removal of a gettering layer are continuously carried out.例文帳に追加

洗浄装置、複数の反応室、加熱室、レーザー装置およびエッチング装置を有する半導体製造装置を用いることにより、下地膜形成から、当該触媒元素のゲッタリングおよびゲッタリング層の除去までを連続的に処理するものである。 - 特許庁