「gate terminal」に関連した英語例文の一覧と使い方(30ページ目) - Weblio英語例文検索

Between the voltage source and output terminal of the solid-state image pickup element, the junction of a reset switching MOS transistor and a select switching MOS transistor and the gate of a MOS transistor which is connected between the voltage source and a ground, and the source of which is connected to a photodiode, are connected in series.例文帳に追加

電圧源と出力端子間に直列にリセットスイッチ用のMOSトランジスタとセレクトスイッチ用のMOSトランジスタの接続点と、電圧源と接地間に接続されてソースがフォトダイオードと接続されたMOSトランジスタのゲートとを接続する。 - 特許庁

In this luminance compensation circuit, a current detecting circuit 4 detects a gate current at the time of reproduction driving of the display panel of the electric field discharging type display as voltage, and a sample and hold circuit 5 samples it by synchronizing with a control signal impressed to a terminal 3.例文帳に追加

電界放出型表示装置の表示パネルの再生駆動時のゲート電流を電流検出回路４で電圧として検出し、端子３に加えられる制御信号に同期してサンプル及びホールド回路５でサンプリングする。 - 特許庁

The semiconductor device 101 stores data in a nonvolatile way in accordance with carriers to be accumulated in a first node FGa for electrically connecting the gate electrode of the first transistor TR1A to the first terminal of the first capacitor MCA.例文帳に追加

半導体装置１０１は、第１のトランジスタＴＲ１Ａのゲート電極と第１のキャパシタＭＣＡの第１端子とを電気的に接続する第１ノードＦＧａに蓄積されるキャリアに応じてデータを不揮発的に記憶する。 - 特許庁

The sink current auxiliary circuit 33 is provided with a capacitor C2 that is connected so as to be charged via a transistor(TR) SW2 and a resistor R2 and with a transfer gate T2 that is connected between the high level point of the capacitor C2 and an output terminal.例文帳に追加

シンク電流補助回路３３は、抵抗Ｒ２及びトランジスタＳＷ２を介して放電可能に接続されたキャパシタＣ２と、キャパシタＣ２の一端と出力端との間に接続された転送ゲートＴ２とを備えている。 - 特許庁

After the control section 140 pre-charges the input terminal 9a and the main bit line MBL to voltage Vdd and resets the sub-bit line SBL to ground voltage Vss, controls the pre-charge section 120a, the reset section 130, and the selecting gate 4a.例文帳に追加

制御部１４０は、入力端９ａとメインビット線ＭＢＬとを電圧Ｖ_ddにプリチャージし、サブビット線ＳＢＬをグランド電圧Ｖ_ssにリセットした後に、プリチャージ部１２０ａとリセット部１３０ａと選択ゲート４ａとを制御する。 - 特許庁

In the discharge period of the capacitor C1, a selector SEL1 selects a terminal T1, and a feedback system is formed, where the operation voltage applied to the gate of the PMOS transistor Q3 changes according to the fluctuation of output voltage VDD2.例文帳に追加

容量Ｃ１の放電期間において、セレクタＳＥＬ１が端子Ｔ１を選択し、出力電位ＶＤＤ２の変動に応じてＰＭＯＳトランジスタＱ３のゲートにかかる作動電圧が変化するフィードバック系が形成される。 - 特許庁

In the system, a handheld terminal having a built-in non-contact IC card receives the distribution of information when it passes through a ticket gate, a payment is made for the distribution from the monetary information charged in the built-in non-contact IC card.例文帳に追加

携帯端末が非接触ＩＣカードを内蔵し、入改札口を通過するとき、携帯端末が情報配信を受け、内蔵した非接触ICカードにチャージした金銭情報から配信に関する精算を行うシステム。 - 特許庁

An n-channel MOS transistor M2 and a p-channel MOS transistor M1 of the gate drive circuit 1 are turned on and off in complementary manner based on a pulse signal inputted from an input terminal IN1 to turn on and off an n-channel power MOS transistor M6.例文帳に追加

ゲート駆動回路１のＮチャネルＭＯＳトランジスタＭ２とＰチャネルＭＯＳトランジスタＭ１とは、入力端子ＩＮ１から入力されたパルス信号に基づき相補的にオンオフし、ＮチャネルパワーＭＯＳトランジスタＭ６をオン、オフさせる。 - 特許庁

The driver circuit 10 performs charge transfer by setting an output terminal 12 to a high impedance and turning on the charge transfer switch SW1 for a predetermined period of time, when the gate voltage of the power transistor M1 is made to transit between the first voltage and the second voltage.例文帳に追加

ドライバ回路１０は、パワートランジスタＭ１のゲート電圧を第１、第２電圧間で遷移させる所定期間、出力端子１２をハイインピーダンスとし、電荷転送用スイッチＳＷ１をオンして電荷転送を行う。 - 特許庁

Pedestals 31, 32 are formed on a buffer region 4 so that the height of the surface of a second metal layer 19 on the buffer region 4 is higher than that on a gate region 3 before pressure is applied to a contact terminal member 6.例文帳に追加

コンタクト端子体６の未加圧状態においては、第２金属層１９の、バッファ領域４上の表面高さがゲート領域３上の表面高さよりも高くなるように、バッファ領域４上に台座部３１，３２を設ける。 - 特許庁

The 2nd switching element 312 also has three terminals; and a gate terminal among the three terminals is connected to a black select line 33 and other two terminals are respectively connected to the pixel electrode 314 and a common electrode 35.例文帳に追加

第２の切換素子３１２も３つの端子を有する薄膜トランジスタであり、３つの端子のうちのゲート端子は黒色選択線３３に接続し、他の２つの端子は画素電極３１４と共通電極３５にそれぞれ接続する。 - 特許庁

Since it can be regarded from the physical structure of the MOSFET a capacitor exists between the gate and the drain, the output terminal of the amplifier 20 is connected through the serially connected resistor 21 and capacitor to a power source 11.例文帳に追加

ＭＯＳＦＥＴは、その物理的な構造から、ゲートとドレイン間にコンデンサが存在するとみなせるから、アンプ２０の出力端子は、直列に接続された抵抗２１とコンデンサとを介して電源１１に接続されることになる。 - 特許庁

An AND gate 202 outputs, to the set terminal of the SR flip flop 100, a logical product of a feedback signal FBQ having an inverted logical level with respect to the output signal Q of the SR flip flop 100 and the input signal In.例文帳に追加

ＡＮＤゲート２０２は、ＳＲフリップフロップ１００の出力信号Ｑに対して反転論理レベルを有するフィードバック信号ＦＢＱと入力信号Ｉｎとの論理積を、ＳＲフリップフロップ１００のセット端子へと出力する。 - 特許庁

To reduce variations of switching loss on a semiconductor device side without altering a configuration on a drive circuit side, in the semiconductor device which applies a voltage to a gate terminal of an IGBT from an external drive circuit.例文帳に追加

外部のドライブ回路からＩＧＢＴのゲート端子に電圧を印加するようにした半導体装置において、ドライブ回路側の構成を変更することなく、半導体装置側にてスイッチング損失のバラツキの低減が図れるようにする。 - 特許庁

The NOR gate IC 261 takes the negation of the OR of the output signals of a Schmitt trigger inverter IC 259 and the output signals from the Q2B terminal of the counter IC 260 and inputs it to the CPU as a reset signal.例文帳に追加

ＮＯＲゲートＩＣ２６１は、シュミットトリガインバータＩＣ２５９の出力信号と、カウンタＩＣ２６０のＱ２Ｂ端子からの出力信号（同（４））との論理和の否定をとり、これをＣＰＵに対しリセット信号として入力する。 - 特許庁

An automatic ticket gate IC module 7 transmits log information, and a relay processing terminal device 1 extracts information meeting an information distribution condition and transmits the extracted information to an information distribution server device 3.例文帳に追加

自動改札機ＩＣモジュール７が、ログ情報を送信したり、中継処理端末装置１で、情報配信条件に合致した情報を抽出して情報配信サーバ装置３に送信したりすることによって課題を解決する。 - 特許庁

To provide a high breakdown voltage semiconductor device for preventing deterioration or breakage of a gate oxide film of an IGBT when a negative voltage is applied to the output terminal of a scan driver IC used for a plasma display panel (PDP).例文帳に追加

プラズマディスプレイパネル（ＰＤＰ）に使用されるスキャンドライバＩＣにおいて、出力端子に負電圧が印加された場合にＩＧＢＴのゲート酸化膜の劣化及び破壊を防止するための、高耐圧半導体装置を提供する。 - 特許庁

The NOR gate IC 261 takes the negation of the OR of the output signals of a Schmitt trigger inverter IC 259 and the output signals from the Q2B terminal of the counter IC 260 and inputs it to the CPU as a reset signal.例文帳に追加

ＮＯＲゲートＩＣ２６１は、シュミットトリガインバータＩＣ２５９の出力信号と、カウンタＩＣ２６０のＱ２Ｂ端子からの出力信号との論理和の否定をとり、これをＣＰＵに対しリセット信号として入力する。 - 特許庁

In one concrete example, the drain of the P channel MOS transistor Mp of the push-pull circuit is connected to the terminal of the voltage (VGG: +5 V for instance) for the gate bias of the current source MOS transistors M2, M4 and M6 of the source-follower circuit.例文帳に追加

その一つの具体例はプッシュプル回路のＰチャンネルＭＯＳトランジスタＭｐのドレインを、ソースフォロア回路の電流源ＭＯＳトランジスタＭ２、Ｍ４、Ｍ６のゲートバイアス用電圧（Ｖ_GG：例えば＋５Ｖ）端子に接続するものである。 - 特許庁

To solve the problem wherein a voltage-controlled oscillator using a field effect transistor has larger substrate loss to deteriorate in phase noise characteristics when a back gate terminal is connected to a source to reduce fluctuations of an oscillation frequency accompanying source voltage variation.例文帳に追加

電界効果トランジスタを用いる電圧制御発振器において、電源電圧変動に伴う発振周波数の揺れを小さくするためにバックゲート端子をソースに接続すると、基板ロスが大きくなり位相雑音特性が劣化する。 - 特許庁

In the nonvolatile semiconductor memory device and the program driving method, during a memory cell program process and a verify read process, a discharge process of the block gating signal applied to a gate terminal of a transmission transistor is omitted.例文帳に追加

本発明に係る不揮発性半導体メモリ装置のプログラム駆動方法によれば、メモリセルプログラム過程と確認読み出し過程との間では、伝送トランジスタのゲート端子に印加されるブロックゲーティング信号のディスチャージ過程が省略される。 - 特許庁

Output side of an inverter 208 is connected to the gate of the first FET 207, and the input side is connected to the SDA terminal of the 3.3 V power supply device 202 through a time constant circuit of a resistor 209 and a capacitor 211.例文帳に追加

第１のＦＥＴ２０７のゲートにはインバータ２０８の出力側が接続されており、入力側は抵抗２０９とコンデンサ２１１の時定数回路を介して３．３Ｖ電源デバイス２０２のＳＤＡ端子に接続されている。 - 特許庁

Each mobile communication terminal does not individually inform a position information management device 60 about the forming/release of the master slave relation but an automatic ticket gate 70 to which the designated ticket 7 is inserted informs the device 60 about it.例文帳に追加

位置情報管理装置６０に対する主従関係の形成及び解除の通知は、各移動通信端末が個々に行うのではなく、指定乗車券７が挿入された自動改札機７０によって行われる。 - 特許庁

The inside of an LSI is replaced with one of inverter circuits 3 and 4, output terminal 77, gate circuit 2 composed of wiring capacitance between first and second power sources 7 and 8, and equivalent internal capacitors 9-11 having serial resistors.例文帳に追加

ＬＳＩ内部を、１個のインバータ回路３，４と、出力端子７７と第一、第二の電源７，８間の配線容量より構成されるゲート回路２と、直列抵抗をもった等価内部容量９〜１１で置き換える。 - 特許庁

The gate terminal 42 communicates with the ID tag 24 to read out the user identification information stored in the ID tag 24, and receives a destination of the truck 32 from the system server 44 to display it in the display part 26 of the ID tag 24.例文帳に追加

ゲート端末４２は、ＩＤタグ２４と通信してＩＤタグ２４が記憶している利用者識別情報を読み出し、システムサーバ４４からトラック３２の行き先場所を受け取ってＩＤタグ２４の表示部２６に表示する。 - 特許庁

An adjusted delay signal can be outputted by receiving a signal in accordance with power source voltage from the power source voltage detecting means at a control terminal of the transfer gate, selecting two stages or four stages of the delay section, and outputting it.例文帳に追加

電源電圧検出手段よりの電源電圧に応じた信号をトランスファゲートの制御端子に受け、遅延部の２段又は４段を選択し出力することで調整された遅延信号出力が可能である。 - 特許庁

Also, since a resistor Rg is connected to the gate of the N type FET 20, signals do not flow from the capacitors C40 and Csg or the capacitors Cc and Cdg to a terminal G in terms of AC and the loss of output signals is prevented.例文帳に追加

またＮ型ＦＥＴ２０のゲートに抵抗Ｒｇを接続しているため、ＡＣ的にコンデンサＣ４０およびＣｓｇ、またはコンデンサＣｃおよびＣｄｇから端子Ｇへ信号が流れず、出力信号の損失を防ぐことができる。 - 特許庁

If a switching control signal V(SW) causes voltage transition, capacity is coupled via a capacitor C1 and a voltage shifted in level, according to a voltage transition quantity of the switching control signal V(SW)is induced at a gate terminal G1.例文帳に追加

スイッチング制御信号Ｖ（ＳＷ）が電圧遷移すると、コンデンサＣ１を介して容量結合されてゲート端子Ｇ１にスイッチング制御信号Ｖ（ＳＷ）の電圧遷移量に応じてレベルシフトした電圧が誘起される。 - 特許庁

In the semiconductor device controlling input impedance by connecting the impedance element between a source or an emitter terminal and the input terminal, a gate or a base terminal of an input transistor, the impedance element reduces a variation of the input impedance following temperature variation by connecting the impedance element having a positive temperature coefficient with the impedance element having a negative temperature coefficient in series.例文帳に追加

入力トランジスタのゲート端子若しくはベース端子を半導体装置の入力端子とし、ソース端子若しくはエミッタ端子と入力端子との間に、インピーダンス素子を接続することで入力インピーダンスをコントロールする半導体装置において、インピーダンス素子は、正の温度係数を有するインピーダンス素子と負の温度係数を有するインピーダンス素子を直列に接続し、温度変化に伴う入力インピーダンスの変化を緩和する。 - 特許庁

The low-pass filter includes: a PMOS transistor M1 connected between an input terminal LPIN and an output terminal LPOUT; a capacitor C1 connected between the output terminal LPOUT and an earth voltage; a current source 2 for supplying a predetermined first current i1; and a resistance R1 for converting the first current i1 to voltage and supplying the PMOS transistor M1 with the voltage as a gate bias voltage.例文帳に追加

入力端ＬＰＩＮと出力端ＬＰＯＵＴとの間に接続されたＰＭＯＳトランジスタＭ１と、出力端ＬＰＯＵＴと接地電圧との間に接続されたコンデンサＣ１と、所定の第１電流ｉ１を供給する電流源２と、第１電流ｉ１を電圧に変換してＰＭＯＳトランジスタＭ１にゲートバイアス電圧として供給する抵抗Ｒ１とを備えるようにした。 - 特許庁

A signal output circuit, comprising an NMOS transistor 203 for outputting drain potential as an output data to an output terminal 201 which is externally pulled up to a high power voltage inputs a control signal which turns into 'H', when no power supply is applied to a gate and arranges an NMOS transistor 501, with its drain being connected to the gate of the NMOS transistor 203.例文帳に追加

ドレインの電位を出力データとして、外部で高電源電圧にプルアップされた出力端子２０１に出力するＮＭＯＳトランジスタ２０３を備えた信号出力回路において、電源が供給されないときに“Ｈ”となる制御信号をゲートに入力するとともに、ドレインをＮＭＯＳトランジスタ２０３のゲートに接続したＮＭＯＳトランジスタ５０１を設ける。 - 特許庁

The semiconductor device is configured such that a drive circuit for outputting drive signals for turning-on to the gate terminal of the voltage-driven element is provided with a parallel circuit of at least two switching elements and a control circuit switches the switching elements of the parallel circuit when a gate voltage at the turn-on reaches a mirror voltage and lowers the driving ability of the voltage-driven element.例文帳に追加

半導体装置は、電圧駆動型素子のゲート端子にターンオンのための駆動信号を出力する駆動回路が、少なくとも２つのスイッチング素子の並列回路を有して構成され、制御回路が、ターンオン時のゲート電圧がミラー電圧に到達したとき並列回路のスイッチング素子を切り換えて、電圧駆動型素子の駆動能力を低くするよう構成されている。 - 特許庁

In a parking system constituted by a vehicle number reader installed in a parking lot P, a numbered ticket issuing machine installed on an entrance gate and a numbered thicket input means built in a fare adjustment machine at an exit gate, a host computer 3 installed in the parking lot P is connected to a fare adjusting terminal equipment 20 arranged in the store S by a communication means through a management computer 21.例文帳に追加

駐車場内に設置された車両ナンバー読取装置と、入庫口に設置された整理券発行機と、出庫口の精算機に設置された整理番号入力手段とで構成される駐車場システムであって、駐車場内に設置したホストコンピュータと店舗内の精算端末機とを、管理コンピュータを介在した通信手段にて接続した。 - 特許庁

The brushless motor incorporates a motor drive comprising an insulated gate switching element group for supplying power to motor windings 5 of a plurality of phases, an HVIC 2 for driving the insulated gate switching element group, and a predrive IC generating a PWM signal fed to the HVIC 2 wherein a narrow width pulse cancel means 1 is provided at the input terminal of the HVIC 2.例文帳に追加

複数相のモータ巻線５に電力を供給する絶縁ゲート型スイッチング素子群と、前記絶縁ゲート型スイッチング素子群を駆動するＨＶＩＣ２と、ＨＶＩＣ２へ入力するＰＷＭ信号を発生するプリドライブＩＣとで構成されたモータ駆動装置を内蔵したブラシレスモータであって、ＨＶＩＣ２の入力端子に狭幅パルスキャンセル手段１を設ける構成としたものである。 - 特許庁

The mobile terminal for the UI operation includes: a key input unit having the motion mode key; a display unit for displaying the motion gate including the application icon, and an application execution screen; and a controller for activating the motion sensor if the motion mode key is input, and executing the application when a motion input signal is transmitted from the motion sensor while the display unit displays the motion gate.例文帳に追加

本発明のＵＩ運用のための携帯端末機は、モーションモードキーを備えるキー入力部、アプリケーションアイコンを含むモーションゲート及びアプリケーション実行画面を表示する表示部、モーションモードキーが入力されるとモーションセンサーを活性化し、表示部がモーションゲートを表示した状態で、モーションセンサーからモーション入力信号を伝達されてアプリケーションを実行する制御部を含む。 - 特許庁

In order to drive a semiconductor switching element having an input capacitance formed between a gate electrode and a first output electrode, a first switch is connected between a direct-current voltage source and the gate electrode, a second switch is connected between the first output electrode and a reference potential terminal of the direct-current voltage source, and the first and second switches are turned on to turn the semiconductor switching element on.例文帳に追加

ゲート電極と第１の出力電極間に入力容量が形成された半導体スイッチング素子を駆動するため、直流電圧源とゲート電極間に第１のスイッチを接続し、第１の出力電極と直流電圧源の基準電位端間に第２のスイッチを接続し、第１，第２のスイッチをオンして半導体スイッチング素子をターン・オンさせる。 - 特許庁

To enable a customer to make fare adjustment or discount processing of a packing rate by an adjustment terminal or a POS terminal in a store simultaneously with the payment of purchased goods and to automatically go out from a parking lot only by slow driving or momently stopping the vehicle at an exit gate when the parking rate has been previously adjusted.例文帳に追加

利用客が買物の支払時に、店舗内の精算端末機やＰＯＳ端末で駐車料金の精算や割引処理を同時に行うことができ、さらに、駐車料金を事前に精算した場合、出庫口で徐行または一時停止するだけで、自動的に出庫することができる駐車場の遠隔精算システムを提供する。 - 特許庁

The SRAM device uses a field effect transistor as the selection transistor having a gate to drive the transistor and a terminal to control a threshold voltage, which are electrically separated from each other, and the SRAM device includes a circuit for gradually increasing, on a reading operation, a voltage to be supplied to a threshold control terminal of the selection transistor from a voltage at the start of the reading.例文帳に追加

電気的に切り離されたトランジスタ駆動用のゲート及びしきい値制御用の端子を有する電界効果トランジスタを選択トランジスタとして用い、前記選択トランジスタのしきい値制御用端子に対して与える電圧を、読み出し動作時には、読み出し開始時の電圧から徐々に増加させていく回路を具備したＳＲＡＭ装置。 - 特許庁

A received signal supplied from a receiver 62 of a transceiver 60 and a control signal outputted from a transmitting terminal Tx of a CAN controller 34 are inputted to a receiving terminal Rx of the CAN controller 34 at the sub-control microcomputer 30 side by being synthesized by an AND gate 70 so that a low level of the respective signals becomes a preferential level.例文帳に追加

副制御マイコン３０側のＣＡＮコントローラ３４の受信用端子Ｒｘには、トランシーバ６０のレシーバ６２から供給される受信信号と、ＣＡＮコントローラ３４の送信用端子Ｔｘから出力される制御信号とが、各信号のローレベルが優先レベルとなるようにＡＮＤゲート７０で合成されて入力される。 - 特許庁

In the high-frequency low-noise amplifier such that multiple amplifier elements T1 to T3 with electrodes of gate, drain, and source are multistage-connected from an input terminal IN to an output terminal, where a branch circuit is provided with a resistor R connected in the output transmission line of at least one amplifier element connected at the second stage or later.例文帳に追加

入力端子ＩＮと出力端子ＯＵＴとの間に、ゲートおよびドレイン、ソースの各電極を有する複数の増幅素子Ｔ１〜Ｔ３を多段に接続した高周波低雑音増幅器において、２段目以降に接続された少なくとも１つの増幅素子の出力側伝送路に分岐路を設け、この分岐路に抵抗Ｒを接続している。 - 特許庁

An output terminal of an abnormality detection circuit 121 normally provided in a gate driver IC constituting a FET driving circuit part 12 is connected to a control circuit part 11 via pull-up resistance 14, a change of internal resistance accompanied by a temperature of a MOSFET 122 is detected as a voltage change in the output terminal and thereby the temperature of an ECU 1 is estimated.例文帳に追加

ＦＥＴ駆動回路部１２を構成するゲートドライバＩＣが通常備える異常検出回路１２１の出力端子を、プルアップ抵抗１４を介して制御回路部１１に接続し、ＭＯＳＦＥＴ１２２の温度に伴う内部抵抗の変化を出力端子における電圧変化として検出することにより、ＥＣＵ１の温度を推定する。 - 特許庁

In this semiconductor device, including between an external connection terminal and an internal circuit region, an NMOS transistor for ESD protection having a gate potential fixed to a ground potential, an external connection terminal is formed above a drain region of the NMOS transistor for ESD protection, and the drain region is surrounded by a source region via a channel region.例文帳に追加

外部接続端子と内部回路領域との間にゲート電位をグランド電位に固定したＥＳＤ保護用のＮ型ＭＯＳトランジスタを有する半導体装置において、外部接続端子はＥＳＤ保護用のＮ型ＭＯＳトランジスタのドレイン領域上に形成し、ドレイン領域はチャネル領域を介してソース領域に囲まれるようにした。 - 特許庁

A level detection circuit 32 detects an amplitude level of the fundamental frequency component included in an output microwave signal from a drain terminal 12d of a source-grounded FET 12, and a level detection circuit 34 detects an amplitude level of the fundamental frequency component included in an output microwave signal from a drain terminal 14d of a gate-grounded FET 14.例文帳に追加

レベル検波回路３２は、ソース接地されたＦＥＴ１２のドレイン端子１２ｄからの出力マイクロ波信号に含まれる基本周波数成分の振幅レベルを検出し、レベル検波回路３４は、ゲート接地されたＦＥＴ１４のドレイン端子１４ｄからの出力マイクロ波信号に含まれる基本周波数成分の振幅レベルを検出する。 - 特許庁

The transparent conductive film TCF is electrically connected to the wiring inspection terminal GL-P through the dent DNT and extended to the upper layer of the gate insulating film GI and the passivation film PAS on the side opposite to the scanning line GL of the wiring inspection terminal GL-P and disconnection inspection is performed using the extended part as a contact part of the inspection probe PB.例文帳に追加

透明導電膜ＴＣＦは凹部ＤＮＴで配線検査用端子ＧＬ−Ｐと電気的に接続し、配線検査用端子ＧＬ−Ｐの前記走査配線ＧＬとは反対側で前記ゲート絶縁膜ＧＩと保護膜ＰＡＳの上層にまで延在して形成され、延在した部分を検査プローブＰＢの接触部として断線検査を行う。 - 特許庁

In a charge-pump circuit unit 11, a connection switching terminal SW1 selects a power source voltage VDD, a logic inversion buffer gate G2 and a capacitor C2 increase the power source voltage VDD by twice (2×VDD), and a connection switching terminal SW3 outputs a boosted voltage to an external unit, as a boosted control voltage VB.例文帳に追加

チャージポンプ回路ユニット１１では、接続切替端子ＳＷ１が電源電圧ＶＤＤを選択し、論理反転バッファゲートＧ２とキャパシタＣ２により、電源電圧ＶＤＤの２倍（２×ＶＤＤ）の昇圧動作を行い、接続切替端子ＳＷ３により、昇圧された電圧を昇圧制御電圧ＶＢとして外部出力する。 - 特許庁