| 意味 | 例文 |
input- output terminalの部分一致の例文一覧と使い方
該当件数 : 4186件
An output of the inverter circuit train is supplied to the latch circuit 4 to latch the output by a pulse signal from an address transition detection circuit, and is also supplied to one of the input terminals of the NOR circuit 5; the output of the latch circuit 4 is supplied to the other input terminal of the NOR circuit 5; and the output of the NOR circuit 5 is supplied to the gate of the transistor 6.例文帳に追加
インバータ回路列の出力をラッチ回路4に供給し、アドレス遷移検知回路からのパルス信号によりラッチすると共に、NOR回路5の一方の入力端子に供給し、ラッチ回路4の出力をNOR回路5の他方の入力端子に供給してNOR回路5の出力をトランジスタ6のゲートに供給する。 - 特許庁
The amplifier for receiving light comprises: a linear transimpedance amplifier 141 that amplifies current inputted from an input terminal 111 linearly for output within the input range of a system; and an amplitude detector 151 for inputting the output of the linear transimpedance amplifier 141 and generating output according to the amplitude value of the output in the linear transimpedance amplifier 141.例文帳に追加
入力端子111から入力された電流をシステムの入力範囲において線型に増幅して出力する線型トランスインピーダンス増幅器141と、線型トランスインピーダンス増幅器141の出力を入力し線型トランスインピーダンス増幅器141の出力の振幅値に応じた出力を発生する振幅検出器151とを備える。 - 特許庁
In the variable gain amplifier, a drain terminal D3 of a 1st FET 22 and an emitter terminal E3 of a 1st bipolar type transistor 23 are connected in cascade, an information signal is input from the gate terminal G3, a control signal is input from a base terminal G3, and the information signal controlled by the above control signals is output from a collector terminal C3.例文帳に追加
第1の電界効果トランジスタ(以下、第1のFETという。)22のドレイン端子D3と、第1のバイポーラ型トランジスタ23のエミッタ端子E3とをカスケードに接続し、ゲート端子G3から情報信号を入力し、ベース端子G3から制御信号を入力し、上記制御信号により制御された情報信号をコレクタ端子C3から出力することで実現する。 - 特許庁
The power inserter comprises an input terminal 4 for inputting signals on the side of a housing 1, an output terminal 2 for outputting signals and a power introducing power terminal 3 on the front 1a of the housing 1 which is formed to be shed in a switch box embedded in the wall surface, allowing the power terminal 3 and the output terminal 2 to be exposed out of the wall surface.例文帳に追加
ハウジング1の側面に信号を入力する入力端子4を設け、該信号を出力する出力端子2、及び電力を導入する電源端子3を前記ハウジング1の前面1aに設け、前記ハウジング1を壁面内に埋設するスイッチボックスに収納可能に形成し、その際電源端子3と出力端子2を壁面から露出可能とした。 - 特許庁
At least a pair of stabs (335 and 345, for example) are provided in first helical lines 31, 33 and 35 connecting one terminal to a signal input electrode and connecting the other terminal to a signal output electrode and second helical lines 32, 34 and 36 connecting one terminal parallel thereto to a ground terminal and opening the other terminal.例文帳に追加
一端を信号入力用電極に接続して他端を信号出力用電極に接続した第1の螺旋状の線路31,33,35とそれと平行な一端が接地用端子に接続され他端が開放された第2の螺旋状の線路32,34,36に少なくとも一対のスタブ(例えば335,345)を設ける。 - 特許庁
The relay 3 comprises a CATV input/output terminal T1, and a distribution circuit 27 or a branch circuit 29 connected thereto, wherein toward terminals from the distribution circuit, there are formed a transmission/reception path L9 connected to a terminal T2 for information terminal, and a reception/transmission path L10 connected to a terminal T3 for a reception terminal.例文帳に追加
中継装置3は、CATV入出力端子T1と、それに繋がる分配回路27又は分岐回路29とを備え、分配回路より端末側には、情報端末用端子T2に繋がる送受信伝送路L9と、受信端末用端子T3に繋がる受信伝送路L10と、が形成されている。 - 特許庁
The changeover circuit initializes the first external terminal and the second external terminal as differential data terminals for a USB interface when the use of the USB control circuit is instructed, initializes the first external terminal as a signal input terminal and initializes the second external terminal as a signal output terminal when the use of the NFC-WI control circuit is instructed.例文帳に追加
切換え回路は、USB制御回路の使用が指示されるときは前記第1外部端子及び第2外部端子をUSBインタフェース用の差動データ端子として初期化し、前記NFC−WI制御回路の使用が指示されるときは前記第1外部端子を信号入力端子とし前記第2外部端子を信号出力端子として初期化する。 - 特許庁
That is, the non-impairing wavelength multiplexer demultiplexer is constituted of: the wavelength multiplexer demultiplexer which has variable selecting wavelength and an optical input terminal, an optical multiplexing terminal, an optical demultiplexing terminal and an optical output terminal; and the optical switch, and has functions of interconnecting the optical demultiplexing terminal and the optical multiplexing terminal by the optical switch when changing the tunned wavelength.例文帳に追加
すなわち、光入力端子と光合波端子、光分波端子、光出力端子を有する選択波長可変の波長多重合分波器と光スイッチとで構成され、同調波長移動時に光分波端子と光合波端子とを該光スイッチにより接続する機能を有することを特徴とする無妨害波長合分波器を構成する。 - 特許庁
When an input signal has an L level, a 1st NMOS transistor N1 turns on with a 1st source potential VDL outputted from an inverter 41 and a 1st PMOS transistor P1 turns on to output a 2nd source potential VHD to a 1st output terminal 46 to output a reference potential VSS to a 2nd output terminal 47.例文帳に追加
入力信号がLレベルのとき、インバータ41から出力された第1電源電位VDLにより第1NMOSトランジスタN1がオンし、第1PMOSトランジスタP1がオンし、第1出力端子46に第2の電源電位VDHが出力され、第2NMOSトランジスタN2がオンし、第2出力端子47に基準電位VSSが出力される。 - 特許庁
To provide a low-cost antenna terminal device for a TV having such a connection structure that impedance between an input terminal and an output terminal is matched, and a terminal main body can be rotation freely mounted on a mounting frame of a simple structure without arranging any frame of a specific structure.例文帳に追加
入力端子と出力端子との間がインピーダンス整合が取られるような接続構造にするとともに、特別の構造の取付枠を設けることなく、簡単な構造で取付枠に対して回動可能に端子本体が取り付けられ、かつ安価なテレビ用アンテナ端子装置を提供する。 - 特許庁
The semiconductor device has a first resistance element connected between a first ground terminal and a second ground terminal, i.e. between a ground connection of an output circuit to which the first ground terminal is connected and a ground connection of a first input circuit to which the second ground terminal is connected.例文帳に追加
半導体装置は、第1のグランド端子と第2のグランド端子との間であって、第1のグランド端子が接続された出力回路の接地接続部と第2のグランド端子が接続された第1の入力回路の接地接続部との間に、接続された第1の抵抗素子を備える。 - 特許庁
By using the existing mobile terminal to directly implement virtualization of the computer input/output device on the terminal, the system, the mobile terminal and the computer, the method allow the user to use the mobile terminal to initiate and receive VolP calls.例文帳に追加
本発明のシステム及び移動端末とコンピュータ、方法によれば、従来の移動端末を利用して、移動端末でコンピュータの入出力装置を仮想化することを直接実現することによって、ユーザが、当該移動端末を使って、VoIP通話の発信・着信を実現する。 - 特許庁
In the voltage comparator for comparing the value of input voltage with the value of reference voltage and outputting a signal from an output terminal 6, a voltage source 11 is connected between a 2nd terminal 8 and a base terminal of a 1st MOS transistor 3 or a base terminal of a 2nd MOS transistor 4.例文帳に追加
入力電圧の値と基準電圧の値を比較して、出力端子6から信号を出力する電圧比較器において、第2の端子8と、第1のMOSトランジスタ3の基板端子若しくは前記第2のMOSトランジスタ4の基板端子との間に、電圧源11が接続されている。 - 特許庁
An antenna switch circuit comprises: a plurality of input/output terminal groups 110, 120, ..., 1n0; a plurality of antenna terminals 140; one common external terminal 151 that may also become an antenna terminal; a plurality of individual switch circuits 200-1, 200-2, ..., 200-n; and one common external terminal changeover switch circuit 400.例文帳に追加
複数の入出力端子群110,120,・・・,1n0と、複数のアンテナ端子140と、アンテナ端子ともなる1個の共通外部端子151と、複数の個別スイッチ回路200−1,200−2,・・・,200−nと、1個の共通外部端子切替スイッチ回路400とを備える。 - 特許庁
The hold circuit includes an input terminal 20 for inputting an analog voltage, a holding terminal 28 for inputting a holding signal, an output terminal 22 for outputting a held voltage, a reference potential terminal 24 connected to a reference potential, a switch circuit 4, a capacitor 10, and a voltage follower circuit 8.例文帳に追加
ホールド回路は、アナログ電圧を入力する入力端子20と、ホールド信号を入力するホールド端子28と、保持している電圧を出力する出力端子22と、基準電位に接続する基準電位端子24と、スイッチ回路4と、コンデンサ10と、ボルテージフォロワ回路8を備えている。 - 特許庁
The low-side transistor chip has a short control length, and includes a first terminal connected to a second terminal of the high-side transistor chip, a control terminal to which a second control signal output from the control IC chip is input, and a second terminal connected to the low-potential-side power supply via the second lead.例文帳に追加
ローサイドトランジスタチップは制御長が短く、ハイサイドトランジスタチップの第二の端子に接続される第一の端子と、制御ICチップから出力される第二の制御信号が入力される制御端子と、第二のリードを介して低電位側電源に接続される第二の端子とを有する。 - 特許庁
One terminal of a 1st transmission line 3 connects to a collector of an HBT 2 whose base connects to an output terminal of an input side matching circuit 1 and whose emitter connects to ground, and one terminal of a tip open stub 4 for blocking passing of a second harmonic connects to the other terminal of the 1st transmission line 3.例文帳に追加
入力側の整合回路1の出力端子にベースが接続され、エミッタが接地されたHBT2のコレクタに第1の伝送線路3の一端を接続し、第1の伝送線路3の他端に2倍波通過阻止用先端開放スタブ4の一端を接続する。 - 特許庁
A multi-pin connector part 20 is structured of a plug part 4 with a plug terminal 8 having at least three or more pins, and an input/output terminal part 6 with a jack terminal 9 having at least three or more pins each connected to a corresponding plug terminal 8, and receives various types of signals.例文帳に追加
少なくとも3ピン以上のプラグ端子8を有するプラグ部4と、相対するプラグ端子8とそれぞれ接続される少なくとも3ピン以上のジャック端子9を有する入出力端子部6とから構成され、各種信号の授受を行う多ピンコネクタ部20を構成する。 - 特許庁
The output of an exclusive NOR circuit 6 for inputting the output voltages of the input buffers 3-1 and 3-2 and the output of an AND circuit 8 with a clock 7 for synchronous transfer as two inputs are inputted to the clock terminal of the F/F 9.例文帳に追加
入力バッファ3−1,3−2の出力電圧を入力するエクスクルーシブ・NOR回路6の出力と同期転送用クロック7を2つの入力とするAND回路8の出力はF/F9のクロック端子に入力される。 - 特許庁
The output buffers 17a and 17b have different drive capabilities, and an output changeover register 22 and a decoder 24 select either of them in advance, in matching with the load capacity of an external circuit connected to the input/output terminal 18.例文帳に追加
出力バッファ17a,17bは異なる駆動能力を有し、入出力端子18に接続される外部回路の負荷容量に合わせて、予め出力切替レジスタ22及びデコーダ24によって一方が選択されるようになっている。 - 特許庁
A delay circuit 30 delays data or a secondary function signal, selected by a selector 16 by a preset time in an output mode and the delayed data or signal is outputted to an input/output terminal 18 via an output buffer 17a or 17b.例文帳に追加
出力モード時、セレクタ16で選択されたデータまたは2次機能信号は、遅延回路30で予め設定された時間だけ遅延させられ、出力バッファ17aまたは17bを介して入出力端子18に出力される。 - 特許庁
At such a time, a voltage follower circuit is configured by connecting the differential input part 10b with an output part 20 through the TG 5b and a voltage held in a capacitor 4b is outputted from an output terminal 7 as an output voltage OUT.例文帳に追加
この時、差動入力部10bはTG5bを介して出力部20と接続されてボルテージ・フォロワ回路が構成され、キャパシタ4bに保持されている電圧が、出力電圧OUTとして出力端子7から出力される。 - 特許庁
An input-output pad 12r subjected to excitation hole coupling with an outermost side resonator 3A is demarcated on a mounting surface near a short circuit end surface, and antenna terminal pad 13 and an input- output pad 12r are spaced apart, and thus isolation deterioration is prevented.例文帳に追加
最外側の共振器3Aと励振孔結合する入出力パッド12rを、短絡端面寄り位置で、実装面に区画形成して、アンテナ端子パッド13aと入出力パッド12rとを離間させて配設することにより、アイソレーションの悪化を防止した。 - 特許庁
In an amplitude conversion circuit that converts an input signal INS having a small amplitude into an output signal /OUTS having a large amplitude, the input signal INS is supplied to a gate of a transistor Q5 that discharges an output terminal OUT through a capacitance element C1.例文帳に追加
振幅の小さい入力信号INSを、振幅の大きな出力信号/OUTSに変換する振幅変換回路において、出力端子OUTを放電するトランジスタQ5のゲートには、容量素子C1を介して入力信号INSが供給される。 - 特許庁
Second and third diodes 12, 14 are connected to the input- and output-terminal sides of a first diode 11 connected to the signal path between input and output terminals 16, 17 for terminating, with terminating resistors 13, 15 each.例文帳に追加
入力端子16と出力端子17との間の信号経路に接続された第1のダイオード11の入力端子側、および出力端子側に、それぞれ第2および第3のダイオード12、14を接続し、終端抵抗13、15でそれぞれ終端する。 - 特許庁
The communication terminal is provided with a high frequency switch that selects one of three system signal paths consisting of a radio signal input from a TDMA reception section 101, a radio signal output of a TDMA transmission section 102 and a radio signal input/output of a CDMA radio section 2 and connects the selected signal path to an antenna.例文帳に追加
TDMA用受信部の無線信号入力、TDMA用送信部の無線信号出力、CDMA無線部の無線信号入出力の3系統の信号経路より1つを選択しアンテナへ接続する高周波スイッチを設ける。 - 特許庁
To provide an input-output terminal batch connecting device by which a connecting work can be smoothly conducted by a simple structure when the number of input-output terminals is increased like an audio system, and a removing work of connecting pins can be conducted with ease in a short period of time.例文帳に追加
オーディオ装置のように入出力端子が多数になる場合に、簡単な構成で接続作業をスムーズに行うことができ、接続ピンの着脱作業を短時間で容易に行うことのできる入出力端子一括接続装置を提供する。 - 特許庁
A defective address storing circuit 108 stores a defective address of the memory cell array 101, input/output terminals to which data corresponding to the address is to be inputted and outputted, and a column set number in the redundant cell array to be replaced corresponding to this input/output terminal.例文帳に追加
不良アドレス記憶回路108は、メモリセルアレイ101の不良アドレスとこれに対応するデータの入出力がなされるべき入出力端子及び、この入出力端子に対応して置換されるべき冗長セルアレイのなかのカラムセット番号を記憶する。 - 特許庁
This multichip module is equipped with a plurality of semiconductor chips 102, 103 wherein each input-output cell 106, 107 is connected respectively to an external terminal 108 of the multichip module 101, and test circuits 104, 105 for the multichip module for setting optionally the state of the input-output cells.例文帳に追加
各入出力セル106、107がマルチチップモジュール101の外部端子108にそれぞれ接続される複数の半導体チップ102、103と、入出力セルの状態を任意に設定するマルチチップモジュール用テスト回路104、105と、を備える。 - 特許庁
An OR circuit 4 is configured to Os input four data decision signals DT_n-2, DT_n-1, DT_n+1, DT_n+2 and to output its output as a leak cut signal CS to an input terminal CUT of a function circuit 2.例文帳に追加
OR回路4は、入力される4つのデータ確定判定信号DT_n−2、DT_n−1、DT_n+1、DT_n+2の論理和をとって、その出力をリークカット信号CSとして機能回路2の入力端子CUTに出力するよう構成されている。 - 特許庁
The switching address solution part 12 is comprised of input/output logical ports corresponding to MC 11 and SAR 13, and an address table indicating relationships between the input/output logical ports, connection numbers and addresses of each terminal 1-6.例文帳に追加
スイッチング・アドレス解決部12は、MAC11に対応した入出力論理ポートと、SAR13に対応した入出力論理ポートとを備え、かつ、これら入出力論理ポートとコネクション番号と各端末1〜6のアドレスとの関係を示すアドレステーブルを有している。 - 特許庁
Each infrared input/output terminal 23 is constituted of a tip part of optical fiber made of a hard optical resin, deforms the optical fiber 12 by being pressure-attached thereto, and can input or output laser beam signals into or out of the optical fiber 12.例文帳に追加
また、赤外線入出力端子13は硬質の光樹脂で構成された光ファイバの先端部で構成されており、前記光ファイバ12に圧接してこれを変形させ、光ファイバ12内部との間でレーザ光信号を入出力することができる。 - 特許庁
The VCCA system circuit part 1 is provided with an input-output terminal PadA, an inverter INV1, an inverter INV4, a latch circuit LATCH1, an output buffer circuit SBUFF2, a delay circuit DIN3, a delay circuit DIN4, a two-input NAND circuit NAND2, and a two-input NOR circuit NOR2.例文帳に追加
VCCA系回路部1には入出力端子PadA、インバータINV1、インバータINV4、ラッチ回路LATCH1、出力バッファ回路SBUFF2、遅延回路DIN3、遅延回路DIN4、2入力NAND回路NAND2、及び2入力NOR回路NOR2が設けられる。 - 特許庁
When an interruption signal is sent from an interruption control circuit 19 to the input changeover control circuit 23, the input terminal of the input changeover control circuit 23 is changed over and the amusement sound from a store announcement tuner 17 or a game machine main board 18 is transmitted to the outside output means C to be output to the outside.例文帳に追加
その後、割込コントロール回路19から入力切換制御回路23へ割込信号が送られると、入力切換制御回路23の入力端子が切り換えられ、店内放送チューナ17又は遊技機主基板18からの遊技音が外部出力手段Cへ送られて、外部出力される。 - 特許庁
When relaying data between the input devices or the like 32-34 and the POS terminal 30, the input/output control apparatus 12 monitors reception data and if information meeting predetermined conditions (verification conditions) is detected, it is notified to the function-adding server 50, so that an additional function is provided to the input/output control apparatus 12.例文帳に追加
入出力制御装置12は、入力装置等32〜34とPOS端末装置30相互間のデータを中継する際に、受信データを監視し、所定の条件(検証条件)を満足する情報を検出したときに付加機能提供サーバ50に知らせ、付加機能の提供を受ける。 - 特許庁
The VCCB system circuit part 2 is provided with an input-output terminal PadB, an inverter INV2, an inverter INV3, a latch circuit LATCH2, an output buffer circuit SBUFF1, a delay circuit DIN1, a delay circuit DIN2, a two-input NAND circuit NAND1, and a two-input NOR circuit NOR1.例文帳に追加
VCCB系回路部2には入出力端子PadB、インバータINV2、インバータINV3、ラッチ回路LATCH2、出力バッファ回路SBUFF1、遅延回路DIN1、遅延回路DIN2、2入力NAND回路NAND1、及び2入力NOR回路NOR1が設けられる。 - 特許庁
A current-voltage converting circuit 2 is provided with an inductive impedance element Z1 which forms a path on which input currents Iin to be input from an input terminal Tin flow, and configured so that a voltage equivalent to the voltages across the impedance element Z1 to be generated when input currents Iin flow through the impedance element Z1 can be output from an output voltage Tout as an output voltage Vout.例文帳に追加
電流電圧変換回路2は、入力端子Tinから入力される入力電流Iinが流れる経路を形成する誘導性のインピーダンス素子Z1を有し、インピーダンス素子Z1を通して入力電流Iinが流れることにより発生するインピーダンス素子Z1の両端電圧に相当する電圧を、出力電圧Voutとして出力端子Toutから取り出すように構成される。 - 特許庁
It is equipped with a connector bar 22 where an input side connector 24, which is provided between the fuse downstream terminal 14 constituting the fuse downstream wiring and an output side terminal 16 and to which the fuse downstream terminal 14 is connected detachably, and a plurality of connectors 26-28, to which the output side terminal 16 is to be connected detachably, are made.例文帳に追加
ヒューズ下流側配線を構成するヒューズ下流側端子14と、出力側端子16との間に設けられ、ヒューズ下流側端子14が着脱可能に接続される入力側接続部24と、出力側端子16が着脱可能に接続される複数の出力側接続部26〜28とが形成されたコネクタバスバー22を備えている。 - 特許庁
A first cut-off circuit is provided between a first input signal processing circuit and a first output terminal, a second cut-off circuit is provided between a second input signal processing circuit and a second output terminal, and the first and the second input signal processing circuits are cut off from a signal level judging circuit at operating the comparison by the first and the second cut-off circuits.例文帳に追加
第1の入力信号処理回路と第1の出力端子との間に第1の遮断回路を設けるとともに、第2の入力信号処理回路と第2の出力端子との間に第2の遮断回路を設け、これら第1および第2の遮断回路で、比較動作時に信号レベル判定回路から第1および第2の入力信号処理回路を遮断する。 - 特許庁
A differential voltage detection circuit 5 detects a differential voltage between the reference voltage output from the first sink chip clamp circuit and a second reference voltage from a second reference voltage input terminal 6 and adds/subtracts the differential voltage and a sink chip level voltage input from a sink chip level voltage input terminal 7 so as to offset variation in the sink chip level of a video output signal and outputs the added/subtracted result.例文帳に追加
差電圧検出回路5は、第1シンクチップクランプ回路が出力する基準電圧と、第2基準電圧入力端子6からの第2基準電圧との差電圧を検出し、その差電圧とシンクチップレベル電圧入力端子7から入力するシンクチップレベル電圧をビデオ出力信号のシンクチップレベルの変動を相殺するように加減算して出力する。 - 特許庁
When the side of the input terminal A is negatively polarized and the side of the input terminal B is positively polarized, synchronously with the ON/OFF of the optically coupled bidirectional switch 11, an AC signal y2 is generated from another photocoupler PC2 and a rectified output S2 is generated from a rectifier circuit 22.例文帳に追加
入力端子A側が−、入力端子B側が+の極性の時、光結合双方向スイッチ11のON/OFFし同期して別のフォトカプラPC2から交流信号y2が発生し、整流回路22から整流出力S2が発生する。 - 特許庁
A signal of a connection node NQ2 between the first and second resistors RB1, RB2 is fed back to the non-inverting input terminal of the amplifier circuit AM, and a signal of the output node NQ1 of the amplifier circuit AM is fed back to the inverting input terminal of the amplifier circuit AM.例文帳に追加
第1、第2の抵抗RB1、RB2の接続ノードNQ2の信号が、増幅回路AMの非反転入力端子に帰還され、増幅回路AMの出力ノードNQ1の信号が、増幅回路AMの反転入力端子に帰還される。 - 特許庁
An input voltage, applied to an input terminal 101, is chopped by on/off operation of the FET 102, is smoothed by a smoothing circuit composed of a coil 103 and a capacitor 106, is kept at a definite target voltage, and is outputted from the output terminal 104.例文帳に追加
入力端子101に印加された入力電圧は、FET102のオン・オフによりチョッピングされ、コイル103とコンデンサ106からなる平滑化回路により平滑化されて、一定の目標電圧に維持され、出力端子104から出力される。 - 特許庁
A row address is supplied to the data input terminal if a row address register 11 via a buffer gate, and the output of the row address register 11 is supplied to the data input terminal of a word decoder 17A via a complementary signal generation circuit 15 and a predecoder 16.例文帳に追加
一方では、行アドレスがバッファゲートを介して行アドレスレジスタ11のデータ入力端に供給され、行アドレスレジスタ11の出力が相補信号生成回路15及びプリデコーダ16を介してワードデコーダ17Aのデータ入力端に供給される。 - 特許庁
In this constant voltage circuit, having a transistor for controlling an output voltage, an amplifier, a resistor part, and a reference voltage generation circuit, a switch is arranged between an inverting input terminal or a non-inverting input terminal of the amplifier and the reference voltage generation circuit.例文帳に追加
出力電圧を制御するためのトランジスタと、増幅器と、抵抗部と、基準電圧発生回路と、を有する定電圧回路において、増幅器の反転入力端子または非反転入力端子と、基準電圧発生回路との間に、スイッチを設ける。 - 特許庁
Since the signals inputted by the line input terminal 271 while the contact signal input terminal 270 inputs the contact signals are the sound signals of the emergency earthquake flash report, the broadcasting equipment 200 inside the building can sound-output only the emergency earthquake flash report.例文帳に追加
接点信号入力端子270が接点信号を入力している時にライン入力端子271が入力している信号は緊急地震速報の音声信号であるため、館内放送設備200は緊急地震速報だけを音声出力できる。 - 特許庁
The node N4 of a midpoint of a resistor 25 connected between complementary output nodes of an amplifier section 20A is connected to a non-inverting input terminal of an operational amplifier 30, and a reference voltage Vcm is given to the inverting input terminal of the operational amplifier 30.例文帳に追加
増幅部20Aの相補的な出力ノード間に接続された抵抗25の中点のノードN4を演算増幅器30の正相入力端子に接続し、この演算増幅器30の逆相入力端子には基準電圧Vcmを与える。 - 特許庁
The electronic equipment 5 includes a battery 53 capable of charging and discharging, a charging circuit 54 carrying out charging and discharging of the battery 53, and an input/output terminal 56 connected to the charging circuit 54 for electrically connecting with the input/out terminal 14 of the fuel cell unit 1.例文帳に追加
電子機器5は、充放電が可能なバッテリ53と、バッテリ53の充放電を行う充電回路54と、充電回路54に接続され、燃料電池ユニット1の入出力端子14と電気的に接続するための入出力端子56とを備えている。 - 特許庁
A current mirror circuit 1A comprises a first MOSFET 11, a second MOSFET 13, a third MOSFET 15, a first operational amplifier 20, a second operational amplifier 22, an input terminal, and a detection terminal from which a current corresponding to a current input is output.例文帳に追加
カレントミラー回路1Aは、第1MOS型FET11、第2MOS型FET13及び第3MOS型FET15と、第1オペアンプ20及び第2オペアンプ22と、入力端と、電流入力に応じた電流を出力する検出端と、を備える。 - 特許庁
Since data of a time table input by a time table input means 40 are sent from a data output terminal 13 to a data input terminal 11 of the plurality of electric water heaters 30 or the like via communication line 12, timer setting of the plurality of electric water heaters 30 or the like is performed at once.例文帳に追加
タイムテーブル入力手段40で入力したタイムテーブルのデータを、データ出力端子13から通信線12を介して複数の電気温水器30、30、…のデータ入力端子11に送信するようにしたので、複数の電気温水器30、30、…のタイマー設定を一度に行なうことができる。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|