「integrated interface」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

To prevent a continuity failure caused by stress migration at an interface between a plug connected to an embedded wires at a bottom and the embedded wires in a semiconductor integrated circuit device having a plurality of the embedded wires.例文帳に追加

複数層の埋め込み配線を有する半導体集積回路装置において、埋め込み配線と底部にて接続するプラグとその埋め込み配線との界面でのストレスマイグレーションによる導通不良を防ぐ。 - 特許庁

An interface, consisting of the voltage offset diode (DD), is attached to a part between an output (S) of an upstream circuit (16) and the input of a downstream circuit (18) and constituted, by using the monolithic microwave integrated technology.例文帳に追加

アップストリーム回路（１６）の出力（Ｓ）とダウンストリーム回路（１８）の入力の間に取り付けられた、モノリシックマイクロ波集積技術を用いて構成された、電圧オフセットダイオード（ＤＤ）から成るインターフェース装置である。 - 特許庁

The packet is used for establishing compatibility with a legacy operating system communicating with a PCI (Peripheral Component Interconnect) interface-based peripheral device and a similar platform device integrated in the same package as a processor.例文帳に追加

パケットは、プロセッサと同じパッケージに集積されている、ＰＣＩ（Peripheral Component Interconnect）インタフェースベースの周辺装置及び類似のプラットフォーム装置と通信しようとするレガシーオペレーティングシステムについてコンパチビリティを確立するために使用される。 - 特許庁

A semiconductor integrated circuit includes a reproducing ECC circuit 18, a recording ECC circuit 17, a host interface circuit 19, and a memory control circuit 20, and the memory control circuit 20 includes an arbitration circuit 200 and a count circuit 202.例文帳に追加

半導体集積回路は、再生ＥＣＣ回路１８と記録ＥＣＣ回路１７とホストインターフェース回路１９とメモリ制御回路２０を具備して、メモリ制御回路２０は調停回路２００とカウント回路２０２を含む。 - 特許庁

To provide a memory interface control method of an integrated circuit such as an LSI or an FPGA(Field Programmable Gate Array) which can access a memory at an optimum timing by recognizing an access timing suitable for a memory property even if the memory is replaced.例文帳に追加

本発明はＬＳＩやＦＰＧＡ等の集積回路のメモリ・インタフェース制御方式に関し，メモリを置き換えてもメモリの特性に適したアクセス・タイミングを認識して，最適なタイミングでアクセスすることを目的とする。 - 特許庁

To provide a semiconductor integrated circuit having such constitution that increase in a signal delay time and extension of a chip size which are caused by insertion of a level shifter circuit to a multi-power source interface circuit can be suppressed.例文帳に追加

マルチ電源インタフェース回路のレベルシフタ回路挿入による信号遅延時間の増加及びチップサイズの拡大を非常に小さく抑制することが可能な構成の半導体集積回路を提供する。 - 特許庁

An integrated access part 2 accepts an access request to a profiler by an access protocol defined to each service through an integrated access interface 20 for each protocol, and a name management part 3 converts a data element name designated by the access request into information about an actual storing position in the profiler.例文帳に追加

統合アクセス部２は，各プロトコル毎の統合アクセスインタフェース20を介して各サービスに対して定められたアクセスプロトコルによりプロファイラに対するアクセス要求を受け付け，名前管理部３は，アクセス要求において指定されたデータ要素名を，プロファイラにおける実際の格納場所に関する情報に変換する。 - 特許庁

To provide communication control equipment having an interface by which communication environment integrated on an IP while ensuring QOS and these communication data are put together to be repeated to an ATM network or a public line network, and a user can directly utilize the communication data integrated on the IP and put together from a plurality of bases.例文帳に追加

QOSを保証しながらIP上に統合された通信環境とこれら通信データを束ねてATM網や公衆回線網へ中継することができ、更にIP上に統合され複数の拠点から束ねられた通信データを直接ユーザが利用できるインタフェースを有する通信制御装置を提供する。 - 特許庁

A system-on-chip integrated circuit 2 includes a plurality of data processing circuits 4, 6, 8 which have associated diagnostic interface circuits 16, 18, 20, respectively and are connected to a diagnostic master circuit 20 via a diagnostic transaction bus 14.例文帳に追加

システムオンチップ集積回路２には、各々が関係する診断インタフェース回路１６、１８、２０を有し、診断トランザクションバス１４を介して診断マスタ回路１２に接続された複数のデータ処理回路４、６、８を備える。 - 特許庁

Also as a structure of an adapter section, the audio USB conversion adapter for exclusive use of Skype (R) call integrated with a USB plug for USB 2.0 interface, a stereo headphone output terminal of 3.5 ϕ and a microphone input terminal of 3.5 ϕ is provided.例文帳に追加

またアダブタ部の構造として、ＵＳＢ２．０インターフェース用ＵＳＢプラグと３．５φのステレオヘッドホン出力端子と３．５φのマイク入力端子とを一体化したＳｋｙｐｅ通話専用のオーディオＵＳＢ変換アダブタを提供する。 - 特許庁

To provide an input interface circuit for a semiconductor integrated circuit device that can have a high breakdown voltage with a circuit configuration produced by a conventional forming process without the need for any special forming process to obtain the breakdown voltage.例文帳に追加

高耐圧とするために特別な形成工程を要すること無く、通常の形成工程よりなる回路構成によって高耐圧とすることができる半導体集積回路装置の入力インターフェイス回路を提供する。 - 特許庁

An embedded system bus is integrated between each of plural embedded master elements inside an FPGA and at least one slave element and an external processor interface for enabling direct access is supplied to all the plural embedded slave elements.例文帳に追加

ＦＰＧＡ内の複数の埋込マスタ素子および少なくとも一つのスレーブ素子間に埋込システムバスを組み込むと共に、複数の埋込スレーブ素子のいずれにもダイレクトアクセスを可能にする外部プロセッサインタフェースを供給する。 - 特許庁

To establish a management system on the basis of a system architecture of a type capable of being easily integrated into an integration system, to share the duplicate functions, and to improve high reliability to data interface and the flexibility to the expandability of the functions.例文帳に追加

統合システムに統合が容易な形式のシステムアーキテクチャに基づいて管理システムを構築し、重複機能の共通化、データ連動に対する高信頼度化、および機能の拡張性に対する高い柔軟性を備える。 - 特許庁

This semiconductor integrated circuit is equipped with an output interface 10 capable of setting each of a plurality of output terminals in some state of a plurality of signal levels or in high impedance, and this is constituted so that the output data may be outputted from the output interface 10, constituted of a multivalued signal taking either the plurality of signal levels or the high impedance.例文帳に追加

複数の出力端子の各々を複数の信号レベルのいずれかの状態またはハイインピーダンス状態にすることが可能な出力インターフェース１０を備え、出力データが、上記の複数の信号レベルとハイインピーダンスのいずれかをとる多値信号により構成されて出力インターフェース１０から出力されるように構成する。 - 特許庁

The integrated circuit device includes: first to Nth circuit blocks CB1-CBN; a first interface region 12 provided along the fourth side at the side in the direction of D2 in the first to Nth circuit blocks CB1-CBN; and a second interface region 14 provided along the second side at the side in the direction of D4 in the first to Nth circuit blocks.例文帳に追加

集積回路装置は、第１〜第Ｎの回路ブロックＣＢ１〜ＣＢＮと、第１〜第Ｎの回路ブロックＣＢ１〜ＣＢＮのＤ２方向側に第４の辺に沿って設けられる第１のインターフェース領域１２と、第１〜第Ｎの回路ブロックのＤ４方向側に第２の辺に沿って設けられる第２のインターフェース領域１４を含む。 - 特許庁

The flat panel display comprises a plurality of connection terminals installed on an array substrate, at least two integrated circuit chips connected to the connection terminals respectively by conductive anisotropic films and at least one interface layer installed in the region between the at least two integrated circuit chips.例文帳に追加

フラットディスプレイパネルであって、アレイ基板上に設置される複数の連接端子と、それぞれ異方性導電膜により前記連接端子と連接される少なくとも二つの集積回路チップと、前記の少なくとも二つの集積回路チップの間の領域に設置される少なくとも一つの界面層と、からなるフラットディスプレイパネル及びその組み立て方法を採用する。 - 特許庁

The ASIC includes an integrated CPU 10, an integrated network interface controller(NIC) 11, I/O devices 13 to 16 including ones for ATA 16 and SCSI 15, their signal buffers, and the transceiver circuit for amplification and has totem pole output or open-drain output as its output, which can be enabled and outputted to positive NOT or wired-OR.例文帳に追加

ＡＳＩＣは集積ＣＰＵ（１０）、集積ネットワークインターフェイス制御装置（ＮＩＣ）（１１）、ＡＴＡ（１６）とＳＣＳＩ（１５）用を含むＩ／Ｏ装置（１３−１６）、およびその信号バッファ、増幅用のトランシーバ回路を含んでなり、その出力をトーテムポールまたはオープンドレイン出力として、能動否定またはワイヤードＯＲにイネーブルして出力できる。 - 特許庁

The integrated circuit element includes a processor core executing an instruction, an interconnect interface coupled to the processor core and supporting a communication between the processor core and a system interconnect external to the integrated circuit and, at least, a part of an external communication adapter coupled to the processor core and supporting input/output communication via an input/output communication link.例文帳に追加

集積回路要素は、命令を実行するプロセッサ・コアと、プロセッサ・コアに結合され、プロセッサ・コアと集積回路の外部のシステム相互接続の間での通信をサポートする相互接続インターフェースと、プロセッサ・コアに結合され、入出力通信リンクを介して入出力通信をサポートする外部通信アダプタの少なくとも一部分を含む。 - 特許庁

In a manufacturing method for providing insulation (isolation) between the adjacent regions of an integrated circuit (10), guard layers (40, 68, 72, 88, 90, and 128) are provided on a field edge that is the interface between field oxide film regions (30, 54, and 92) and diffusion regions (14, 26, 52, 86, and 96) where dopant is introduced.例文帳に追加

集積回路(10)の隣接する領域間に絶縁（アイソレーション）を提供するための製造方法は、フィールド酸化膜領域(30,54,92)と、ドーパントが導入される拡散領域(14,26,52,86,96)との界面であるフィールドエッジ上にガード層(40,68,72,88,90,128)を設けることを含む。 - 特許庁

The integrated circuit device 20 comprises an input pad region 30, and an interface circuit 50 equipped with at least one receiving circuit 62 for receiving at least a pair of differential signals DP and DM from the input pad region 30.例文帳に追加

集積回路装置２０は、入力パッド領域３０と、入力パッド領域３０から入力される少なくとも一対の差動信号ＤＰ，ＤＭを受信する少なくとも一つの受信回路６２を備えたインターフェース回路５０とを有する。 - 特許庁

The interactive device in which the image processing circuit and the image sensor are integrated on the substrate includes a processing module and a control circuit which controls an operation of the interactive device by a static image parameter of an image object outputted to a transmission interface of the processing module.例文帳に追加

画像処理回路と画像センサーを基板に統合したインタラクティブ装置は、処理モジュールと、処理モジュールの伝送インターフェイスに出力された画像物件の静的画像パラメーターでインタラクティブ装置の動作を制御する制御回路とを含む。 - 特許庁

In the reproducing state of the DVD 101, a CPU 121 in the integrated circuit 120 supplies display data to a CPU 143 in a panel part 140 through a bus 122 and an interface 128 and displays the reproducing time of the DVD 101.例文帳に追加

ＤＶＤ１０１の再生状態では、集積回路１２０のＣＰＵ１２１は、バス１２２，インタフェース１２８を介して、パネル部１４０のＣＰＵ１４３に表示データを供給し、表示部１４１に、ＤＶＤ１０１の再生時間を表示する。 - 特許庁

To correctly reflect the status of consumable goods, operational status of equipment or the like without affecting the existing control construction based on integrated interface specification such as a BMLinkS or the like, and to limit providing information depending on users.例文帳に追加

BMLinkS等の統合インタフェース仕様に基づく既存の制御の仕組に影響を与えることなく、消耗品の状態、機器の稼動状態等を正確に反映させることができるとともに、ユーザによって情報提供を制限することを目的とする。 - 特許庁

To sufficiently detect a failure of an interface part of a BIST design object circuit with a scan test design object circuit, and automatically generate a test pattern in a semiconductor integrated circuit using both a BIST and a scan test.例文帳に追加

ＢＩＳＴとスキャンテストを併用する半導体集積回路において、ＢＩＳＴ設計対象回路とスキャンテスト設計対象回路とのインタフェース部分の十分な故障検出を可能にし、かつテストパターンの自動生成を可能にする。 - 特許庁

A method is provided which allows a user of an integrated discussion forum interface to initiate the generation of a direct, navigable reference to a thread or message in a discussion forum to one or more targeted individuals.例文帳に追加

本願明細書には、統合ディスカッション・フォーラム・インターフェースのユーザが、対象とされる１人以上の個人に対し、ディスカッション・フォーラム内のスレッドまたはメッセージに対する、直接的なナビゲート可能リファレンスの生成を開始できるようにする方法が記載される。 - 特許庁

To provide a semiconductor integrated circuit having a communication interface and characterized in that power consumption is reducible by eliminating a leak current by actualizing power gating by an easy method without following a special procedure.例文帳に追加

通信インタフェースを有する半導体集積回路において、特別な手順を踏むことなく極めて簡素な方法でパワーゲーティングを実現することによりリーク電流を排除し、消費電力を低減することができる半導体集積回路を提供する。 - 特許庁

Consequently, control for supplying the clocks to protocol processing circuits to be used and for interrupting the clocks to protocol processing circuits which are not used is made possible and the power consumption of the interface control semiconductor integrated circuit is reduced.例文帳に追加

したがって、使用すべきプロトコル処理回路にはクロックを供給し、使用されないプロトコル処理回路へのクロックを遮断するといった制御が可能となり、インタフェース制御半導体集積回路の消費電力を低減することができる。 - 特許庁

The counted value is sent back to the integrated control device 1, and the transmitted number of commands and the returned counted value are compared by a command determining circuit part 24, and the user interface devices of the redundant system are changeover-controlled when both are not coincident.例文帳に追加

この計数値は統合制御装置１へ返送され、コマンド判定回路部２４によって送信したコマンド数と返送された計数値とが比較され、両者が不一致のときに冗長系のユーザインタフェース装置を切り替え制御する。 - 特許庁

To provide a semiconductor integrated circuit device which has, e.g. a multi-channel serial interface circuit having stable characteristics mounted therein in a simple and reliable manner, and a method for designing the device.例文帳に追加

従来のＡＳＩＣ方式半導体集積回路装置にシリアルデータインターフェイス回路を搭載する場合には品種毎にクロックツリー構成を注意深く設計する必要があり、設計工期の長期化を招いたり、設計品質の均一化を計るのも難しい。 - 特許庁

To provide a program that is provided with a means for grasping a trend about a message sender, a compactly integrated user interface and a receiving means for extracting a message from data of various formats, and receives, displays and operates the message.例文帳に追加

メッセージの発信者に関する傾向を把握する手段と、簡潔に統合されたユーザ・インターフェイス、様々な形式のデータからメッセージを抽出する受信手段を備えたメッセージの受信と表示及び操作を行なうプログラムを提供する。 - 特許庁

The system is provided with digital broadcast receivers (IRD (Integrated Receiver/Decoder) 1, 2) and a reservation controller 3 and the reservation controller 3 is communicatively connected to each of the IRDs with an interface in compliance with the IEEE 1394.例文帳に追加

複数のデジタル放送受信装置（ＩＲＤ１、２）と予約制御装置３とを備えたシステムであって、予約制御装置３はＩＥＥＥ１３９４に準拠したインターフェースにより複数のＩＲＤの各々と通信可能に接続される。 - 特許庁

In this semiconductor integrated circuit, the level shifter circuit of the multi-power source interface circuit is provided with an enable control function, namely, a logical operation function based on a control signal, and the level shifter circuit can be used also as a prebuffer.例文帳に追加

本発明に係る半導体集積回路は、マルチ電源インタフェース回路のレベルシフタ回路にイネーブル制御機能、即ち、制御信号に基づく論理演算機能を兼備させ、レベルシフタ回路をプリバッファとして兼用可能にしたものである。 - 特許庁

For enabling a server to download reusable content into a terminal, an apparatus comprises: a terminal 102 coupled to a remote server 106; and an integrated circuit card 104 coupled to the terminal 102 via an interface circuit 116.例文帳に追加

本発明装置は、サーバが再使用可能コンテンツを端末にダウンロードできるようにするために、リモートサーバ１０６に結合された端末１０２と、インターフェース回路１１６を介して端末１０２に結合された集積回路カード１０４を備える。 - 特許庁

The synthetic resin molding includes the front surface layer 73 made of the first synthetic resin composition 71 and having transparency or translucency, the back surface layer 74 made of the second synthetic resin composition 72, and an interface layer sheet 6 formed at the interface between the front surface layer 73 and the back surface layer 74 and integrated with the front surface layer 73 and the back surface layer 74.例文帳に追加

本発明の合成樹脂成形品は、第１の合成樹脂組成物７１よりなり透明性又は半透明性を有する表面層７３と、第２の合成樹脂組成物７２よりなる裏面層７４と、表面層７３と裏面層７４との界面に設けられて表面層７３及び裏面層７４と一体となった界面層シート６とを備えている。 - 特許庁

A semiconductor integrated device 10 includes a plurality of core chips CC0 to CC7, and an interface chip IF for controlling the core chips CC0 to CC7, and each of the core chips CC0 to CC7 and the interface chips CC0 to CC7 includes a plurality of through-electrodes TSV put through the semiconductor substrate and a plurality of pads P0 to P3 connected to the through-electrodes TSV.例文帳に追加

半導体装置１０は、複数のコアチップＣＣ０〜ＣＣ７と、コアチップＣＣ０〜ＣＣ７を制御するインターフェースチップＩＦとを備えており、コアチップＣＣ０〜ＣＣ７及びインターフェースチップＣＣ０〜ＣＣ７の各々は、半導体基板を貫通する複数の貫通電極ＴＳＶと、貫通電極ＴＳＶとそれぞれ接続される複数のパッドＰ０〜Ｐ３とを備えている。 - 特許庁

A function model 2100 which performs a plurality of different functions mounted on a semiconductor integrated circuit is separated into a function core part 2101 and an interface 2102 for information transmission/reception, and the interface 2102 transmits and receives information to and from a communication path model 2001 and an information transmission/reception object function model 2500 in conformity with TCP/IP being standard on the Internet.例文帳に追加

半導体集積回路に実装される異なる複数の機能を表現する機能モデル２１００を機能コア部２１０１と情報の送受を行うためのインターフェース部２１０２に分離し、インターフェース部２１０２はインターネットで標準的なＴＣＰ／ＩＰに従って通信経路モデル２００１及び情報送受の対象機能モデル２５００と情報送受を行う。 - 特許庁

To provide a microfabricated PN junction interface with good flatness by reducing low-frequency noise by solving problems of cooling within a range of, especially, 270 to 150°C during formation of a P-type region as a base before an N-type impurity is added such as a P-type wafer substrate of a MOS integrated circuit and a base region of an NPN transistor of a bipolar integrated circuit etc.例文帳に追加

ＭＯＳ集積回路のＰ型ウェーハ基板やバイポーラ集積回路のＮＰＮトランジスタのベース領域など、Ｎ型不純物を添加する以前の下地となるＰ型領域形成時の特に２７０〜１５０℃の範囲の冷却には問題があり、それらの問題を解決し低周波雑音を低減し、平坦性の良い微細化ＰＮ接合界面を提供する。 - 特許庁

To provide a polarizing lens comprising a polarizing plate processed into a lens form and laminated as integrated with a synthetic resin, the lens excellent in shock resistance and heat resistance, free from peeling on the interface, and improved in solvent resistance and usable as a two-point frameless lens.例文帳に追加

レンズ形状に加工された偏光板に合成樹脂が積層一体化された偏光レンズにおいて、耐衝撃性、耐熱性に優れ、界面での剥離もなく、耐溶剤性が改善され、かつ２ポイントフレームレスレンズとしても使用できる偏光レンズを提供する。 - 特許庁

In the integrated network control part, an object function corresponding to an optimization index is calculated using a prescribed algorithm on the basis of given conditions, whether or not the result is optimum is determined, and an interface is set on the basis of a calculation result determined as being optimum.例文帳に追加

統合ネットワーク制御部では、与えられた条件に基づいて、所定のアルゴリズムを用いて最適化指標に対応する目的関数を計算し、その結果が最適であるかを判定し、最適とされる計算結果に基づいてインタフェースの設定を行う。 - 特許庁

There are provided systems and methods for providing an integrated hardware platform to allow hardware control via an Application Program Interface (API) used by a Flash application executing in a Flash runtime environment on a host system.例文帳に追加

ホストシステム上のフラッシュ（登録商標）ランタイム環境内で実行されるフラッシュ（登録商標）アプリケーションが使用するアプリケーションプログラム・インタフェース（ＡＰＩ）によるハードウェア制御を可能にする統合ハードウェア・プラットフォームが提供されるシステム及び方法を提供する。 - 特許庁

To eliminate the effect due to signal delay or waveform distortion caused by connecting a measurement system, such as an LSI tester in an AC test, without enlarging the circuit scale so much, in a semiconductor integrated circuit having a built-in interface circuit for transferring serial data.例文帳に追加

シリアルデータを転送するインタフェース回路を内蔵した半導体集積回路において、回路規模をあまり大きくすることなく、ＡＣテストにおいてＬＳＩテスタ等の測定系を接続することによる信号遅延や波形歪の影響を排除する。 - 特許庁

The printer integrated managing device 20 outputs the spooled slip image data to a printer 40, monitors a printing processing state of the printer 40 and informs the business base server 10 of the error via a data interface 11 when an error is caused.例文帳に追加

プリンタ統合管理装置２０は、プリンタ４０に当該スプールした帳票画像データを出力するとともに、プリンタ４０の印刷処理状況を監視し、エラーが発生したときには、業務基幹サーバ１０にデータインタフェース１１を介してエラーを報知する。 - 特許庁

This system for testing the plurality of integrated circuit(IC) devices (DUT) of testing objects is provided with an interface circuit coupled to a tester to receives a data value from a single channel or a plurality of channels so as to provide error information as to the DUT.例文帳に追加

テスト対象の複数の集積回路（IC）デバイス（DUT）をテストするためのシステムであって、このシステムは、単一チャンネルまたは複数チャンネルのテスターからデータ値を受け取って、DUTに関するエラー情報を提供するための、前記テスターに結合されたインターフェース回路を備える。 - 特許庁

In an MCM where a plurality of semiconductor chips are integrated into one package, an LVDS circuit using a differential signal is used for an interface between a semiconductor chip A and a semiconductor chip B so that quick and accurate signal transmission can be executed.例文帳に追加

複数の半導体チップをワンパッケージにしたＭＣＭにおいて、半導体チップＡと半導体チップＢとの間のインタフェースに、差動信号を使用したＬＶＤＳ回路を使用するようにしたことから、高速で正確な信号伝送を行うことができる。 - 特許庁

The common control part 28 is connected with an integrated test jig 10 by serial communications, and a test of the PDS control part is performed via the common control part 28 and the conversion circuit 24, while a test of the Ethernet interface section is performed via the common control part 28.例文帳に追加

共通制御部２８と統合検査治具１０とをシリアル通信で接続し、共通制御部２８及び変換回路部２４を介してＰＤＳ制御部の検査を行なうとともに、共通制御部２８を介してイーサインタフェース部の検査を行なう。 - 特許庁