「intermediate gate」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

An inductance element 4 is connected between the drain of an FET 1 to the gate of which a local oscillation signal is inputted, and whose source is grounded like a high frequency and the source of an FET 2 to the gate of which a received high frequency signal is inputted, and from the drain of which an intermediate frequency signal is outputted.例文帳に追加

局部発振信号がゲートに入力しソースが高周波的に接地されたＦＥＴ１のドレインと、受信高周波信号がゲートに入力しドレインから中間周波信号が出力するＦＥＴ２のソースとの間に、インダクタンス素子４を接続する。 - 特許庁

A clock D-type flip-flop circuit is provided which has a transmission gate for receiving input data and providing an intermediate output signal to a clock-controlled inverter according to a clock signal.例文帳に追加

本発明は、入力データを受信するとともに、クロック信号により中間出力信号をクロック制御インバータ（Inverter）に提供する伝送ゲートを有するクロックＤ型フリップ・フロップ回路を提供する。 - 特許庁

Since the intermediate layer is formed of an oxide containing the first element, interface level density can be suppressed even when Al_2O_3 or the like is employed as the material of a gate insulating film.例文帳に追加

第１の元素を含む酸化物より成る中間層が形成されているため、ゲート絶縁膜の材料としてＡｌ_２Ｏ_３等を用いた場合であっても、界面準位密度を低く抑えることができる。 - 特許庁

The intermediate insulation film of the split gate type memory transistor 51 includes a silicon oxide film 25 (thermal oxide film), a silicon oxide film 37 (HTO film), a side part insulation film 29a and a silicon oxide film 31 (thermal oxide film).例文帳に追加

スプリットゲート型メモリトランジスタ５１の中間絶縁膜は、シリコン酸化膜２５（熱酸化膜）、シリコン酸化膜３７（ＨＴＯ膜）、側部絶縁膜２９ａおよびシリコン酸化膜３１（熱酸化膜）を含む。 - 特許庁

The solid body imaging apparatus performs charge accumulation for accumulating electric charges in a photodiode 1, in a state of an intermediate potential between an on potential and an off potential being applied to the gate of a transfer transistor 2.例文帳に追加

この固体撮像装置では、転送トランジスタ２のゲートにオン電位とオフ電位との間の中間電位を印加した状態で、フォトダイオード１で電荷を蓄積する電荷蓄積動作を行う。 - 特許庁

The clock pulse CKP is applied to a gate terminal of a transistor to which the voltage of the intermediate level between power source voltage Vcc and ground voltage GND is applied in normal mode, thereby performing the stress-applied test.例文帳に追加

このクロックパルスＣＫＰをノーマルモード時に電源電圧Ｖｃｃと接地電圧ＧＮＤとの中間レベルの電圧が印加されるトランジスタのゲート端子に印加することによってストレス印加テストを行う。 - 特許庁

To provide a non-volatile semiconductor memory device and a method of manufacturing the same, where an electric field is restrained from concentrating locally on the isolating region of a floating gate so as to keep an intermediate insulating film high in withstand voltage.例文帳に追加

フローティングゲートの分離領域における電界集中を緩和し、中間絶縁膜の耐圧を確保できる不揮発性半導体記憶装置およびその製造方法を提供する。 - 特許庁

An intermediate layer containing at least any one of an amorphous Si oxide layer, an amorphous Si nitride film and an amorphous Si oxide nitride film may be provided between the gate insulating film and the semiconductor layer.例文帳に追加

ゲート絶縁層と半導体層との間に、アモルファスＳｉ酸化膜、アモルファスＳｉ窒化膜およびアモルファスＳｉ酸窒化膜の少なくともいずれか１つを含む中間層を設けることもできる。 - 特許庁

Then a first CMOS logic circuit 13 operated at a voltage between the power level and the intermediate level drives the gate of a PMOS transistor (TR) Qp12 of a charging/discharging control circuit 11.例文帳に追加

そして、電源電位と中間電位との間の電圧で動作する第１のＣＭＯＳ論理回路１３によって充放電制御回路１１のＰＭＯＳトランジスタＱｐ１２のゲートを駆動する。 - 特許庁

Alternatively, in a procedure, the gate voltage Vmg of the memory transistor is changed and the diffusion layer voltage Vs on the memory transistor side is changed after the Vmg exceeds the specified value Vmgx of an intermediate stage.例文帳に追加

或いは、メモリトランジスタのゲート電圧Ｖｍｇを変化させ、Ｖｍｇがある中間段階の値Ｖｍｇｘを過ぎた後にメモリトランジスタ側の拡散層電圧Ｖｓを変化させる手順とする。 - 特許庁

A semiconductor device having a switching circuit including an FET provided on a semiconductor layer on an insulating layer comprises: a first gate electrode and a second gate electrode provided in juxtaposition in a direction toward a drain region from a source region between the source region and the drain region of the FET; and a control terminal electrically connected to the intermediate region between the first gate electrode and the second gate electrode.例文帳に追加

実施形態に係る半導体装置は、絶縁膜の上の半導体層に設けられたＦＥＴを含むスイッチ回路を有する半導体装置であって、前記ＦＥＴのソース領域とドレイン領域との間に、前記ソース領域から前記ドレイン領域に向かう方向に並んで設けられた第１のゲート電極および第２のゲート電極と、前記第１のゲート電極と前記第２のゲート電極との間の中間領域に電気的に接続された制御端子と、を備える。 - 特許庁

An output buffer circuit 110 is provided with an inverter 112, that inverts the output data from an internal circuit 20 and outputs the inverted data to an intermediate node ni, a gate connected to the intermediate node ni, and output transistors(TRs) QP1, QN1, QN2, QN3, that are connected in series between a power wire 80 and a ground wire 90.例文帳に追加

出力バッファ回路１１０は、内部回路２０からの出力データを反転して中間ノードｎｉに出力するインバータ１１２と、中間ノードｎｉと接続されるゲートを有し、電源配線８０と接地配線９０との間に直列に接続される出力トランジスタＱＰ１，ＱＮ１，ＱＮ２，ＱＮ３を備える。 - 特許庁

When in the formation, after each layer of the work function control layer 5, the intermediate layer 6, and the low resistance layer 7 are laminated on the gate insulating film 4, gate processing is performed, an LDD region 9, a sidewall 8, and a source drain region 10 are formed sequentially, active annealing of impurities introduced in the semiconductor substrate 2 is performed.例文帳に追加

その形成時には、ゲート絶縁膜４上に仕事関数制御層５、中間層６および低抵抗層７の各層の積層後、ゲート加工を行い、ＬＤＤ領域９、サイドウォール８およびソース・ドレイン領域１０を順に形成して、半導体基板２に導入した不純物の活性化アニールを行う。 - 特許庁

A field-effect transistor has: a gate insulating film 22; an oxide semiconductor layer 14 containing main constituent elements of Sn, Zn, and O, or Sn, Ga, Zn, and O as an active layer; and an oxide intermediate layer 16 arranged between the gate insulating film 22 and the oxide semiconductor layer 14 and having a resistivity higher than that of the oxide semiconductor layer 14.例文帳に追加

ゲート絶縁膜２２と、活性層としてＳｎ,Ｚｎ及びＯ、又はＳｎ,Ｇａ,Ｚｎ及びＯを主たる構成元素とする酸化物半導体層１４と、ゲート絶縁膜２２と酸化物半導体層１４との間に配置され、酸化物半導体層１４よりも抵抗率が高い酸化物中間層１６と、を有する。 - 特許庁

In the capacitor element, the capacitance of the capacitor per unit area of the capacitor element is increased and the area of the capacitor element is reduced by setting a polycrystalline silicon film 2 of a gate electrode of a peripheral transistor to be an intermediate electrode and setting a gate insulating film 1 and a block insulating film 10 of a memory cell transistor to be capacitor insulating films.例文帳に追加

キャパシタ素子において、周辺トランジスタのゲート電極の多結晶シリコン膜２を中間電極とし、ゲート絶縁膜１とメモリセルトランジスタのブロック絶縁膜１０の両方をキャパシタ絶縁膜とすることにより、キャパシタ素子の単位面積当たりのキャパシタ容量を増加させキャパシタ素子の面積を低減している。 - 特許庁

The gate 35 is not provided to the central part (or vertically intermediate part) of the cavity 33 but provided to the part becoming largest in the flat cross-sectional area as a whole of a group of rib molding longitudinal grooves 33a and 33b or in the vicinity thereof.例文帳に追加

ゲート３５は、キャビティ３３の中央部（或いは上下中間部）ではなく、リブ成形用縦溝３３ａ，３３ｂの群の全体としての平断面積がも最も大きくなる部分かその近傍に設けている。 - 特許庁

The supply of an intermediate-potential signal outputted to an outside output terminal 101 via an output drive section 12 to the input section 21 is inhibited by setting the other buffer gate 24 in a non-conducted state.例文帳に追加

他方のバッファゲート２４を非導通状態にすることで、出力ドライブ部１２を介して外部出力端子１０１に出力された中間電位の信号が入力部２１へ供給されるのを阻止する。 - 特許庁

Also, by controlling the drive condition (the intermediate potential to be applied to the gate) for the transfer transistor 2 in a controller 11, it is possible to adjust the ratio between the linear conversion type region and the logarithmic conversion type region.例文帳に追加

また、制御部１１によって、転送トランジスタ２の駆動条件(ゲートに印加する中間電位)を制御することにより、リニア変換型領域と対数変換型領域の割合を調整することが可能である。 - 特許庁

When a lift gate 12 is moved from a fully compressed position to a fully extended position, the magnetic collar is relatively moved to the tube to be adjusted to the intermediate stop position as required by an end user.例文帳に追加

リフトゲート１２が、完全に閉じた位置から完全に開いた位置に向かって動くときに、磁気カラーを管に対して相対的に動かすことにより、使用者の要求通りに中間停止位置に調節出来る。 - 特許庁

The second insulating film contains a lowermost layer (A) disposed just above the charge accumulation layer, an uppermost layer (C) disposed just under the control gate electrode and an intermediate layer (B) disposed between the lowermost layer (A) and the uppermost layer (C).例文帳に追加

第２絶縁膜は、電荷蓄積層の直上に配置される最下層（Ａ）、制御ゲート電極の直下に配置される最上層（Ｃ）、及び、最下層（Ａ）と最上層（Ｃ）との間に配置される中間層（Ｂ）を含む。 - 特許庁

After a thermal oxide film 14 is selectively removed from an intermediate voltage transistor forming region MV through both a dry etching technique and a wet etching technique, ions are implanted into spots on the sides of a gate electrode 17b.例文帳に追加

ドライエッチング技術およびウェットエッチング技術を用いて、中電圧トランジスタ形成領域ＭＶの熱酸化膜１４を選択的に除去してから、ゲート電極１７ｂの両側にイオン注入を行う。 - 特許庁

A method of manufacturing a semiconductor device comprises the steps of: preparing an intermediate product 100A having a substrate 3, a plurality of gate electrodes 15 provided in a plurality of gate trenches 12, and an insulating film 7; forming an intermediate insulating film 16; removing the insulating film 7; forming contact trenches 17; forming a first electrode 19; and forming a second electrode 20.例文帳に追加

本発明の実施形態の半導体装置の製造方法は、基板３と、複数のゲートトレンチ１２内に設けられた複数のゲート電極１５と、絶縁膜７と、を有する中間生成物１００Ａを用意する工程と、層間絶縁膜１６を形成する工程と、絶縁膜７を除去する工程と、コンタクトトレンチ１７を形成する工程と、第１の電極１９を形成する工程と、第２の電極２０を形成する工程と、を備える。 - 特許庁

This frequency conversion circuit 143 for receiving a signal and a local oscillation signal and generating an intermediate frequency signal subjected to frequency conversion is provided with the dual gate FET 143a as a frequency mixing element, wherein the first gate G1 for a small signal input receives the local oscillation signal and the second gate G2 for a large signal input receives the received signal.例文帳に追加

受信信号と局部発振信号とを受けて、周波数変換された中間周波数信号を生成する周波数変換回路１４３であって、小信号入力用の第１ゲートＧ１に局部発振信号が入力され、大信号入力用の第２ゲートＧ２に受信信号が入力されるデュアルゲートＦＥＴ１４３ａを周波数混合素子として備える、ことを特徴とする。 - 特許庁

To solve the problem in which: a driving device of a switching element is unable to handle intermediate voltage anomalies in which conduction control terminal voltage of a voltage-controlled switching element S*# becomes lower than output voltage (gate applied voltage VgH) of a series regulator 22 under normal conditions.例文帳に追加

電圧制御形のスイッチング素子Ｓ＊＃の導通制御端子の電圧が正常時におけるシリーズレギュレータ２２の出力電圧（ゲート印加電圧ＶｇＨ）よりも低くなる中間電圧異常に対処できないこと。 - 特許庁

Upon receiving the broadcasting station signals of the AM band, first and second switches 31 and 32 are switched, an intermediate frequency amplifier / amplitude limiting circuit 27 is connected to a second band filter 16 and an FM detector 28 is connected to a gate signal generation circuit 33.例文帳に追加

ＡＭ帯の放送局信号を受信時、第１，第２スイッチ３１，３２は切り替わり、中間周波増幅器／振幅制限回路２７は第２帯域フィルタ１６、ＦＭ検波器２８はゲート信号生成回路３３に接続される。 - 特許庁

In a procedure, a diffusion layer voltage Vs on a memory transistor side is changed and the gate voltage Vmg of the memory transistor is changed after the Vs exceeds the specified value Vsx of an intermediate stage regarding the rise and fall of a wordline bias.例文帳に追加

ワード線バイアスの立ち上げおよび立ち下げに関して、メモリトランジスタ側の拡散層電圧Ｖｓを変化させ、Ｖｓがある中間段階の値Ｖｓｘを過ぎた後にメモリトランジスタのゲート電圧Ｖｍｇを変化させる手順とする。 - 特許庁

When the intermediate data voltage between the high level and the low level is applied to the gate electrode G2 of the TFT 72, the TFT 72 sustains an ON state only for the time determined by the time constant defined by a capacitor C1 and a resistor R1.例文帳に追加

上記高レベルおよび低レベルの中間のデータ電圧がＴＦＴ７２のゲート電極Ｇ２に印加されると、ＴＦＴ７２は、容量Ｃ１と抵抗Ｒ１により定まる時定数で決まる時間だけオン状態を維持する。 - 特許庁

The TFT 72 maintains an ON-state by a time determined a time constant defined by a capacity C1 and a resistance R1, when an intermediate data voltage between the high level and the low level is impressed to the gate electrode G2 of the TFT 72.例文帳に追加

上記高レベルおよび低レベルの中間のデータ電圧がＴＦＴ７２のゲート電極Ｇ２に印加されると、ＴＦＴ７２は、容量Ｃ１と抵抗Ｒ１により定まる時定数で決まる時間だけオン状態を維持する。 - 特許庁

On the front part of a fuel tank 26, a hose sliding surface 27 is formed on a part with which an intermediate bent portion 22A of a pilot hydraulic hose 22 comes in contact when a left console unit 16 is turned by operating a gate lock lever 20.例文帳に追加

燃料タンク２６の前側部分には、左コンソール装置１６をゲートロックレバー２０によって回動操作したときにパイロット油圧ホース２２の中間湾曲部２２Ａが接触する部位に、ホース滑り面２７を形成する。 - 特許庁

After a molten resin injected in the cavity 11 by way of the runner 7 and the gate 12 is cured, the upper mold 2 and the intermediate mold 3 are separated integrally from the lower mold 1 to separate a needless resin 21 and a sealing resin 22 from each other.例文帳に追加

ランナ７，ゲート１２を経由してキャビティ１１に注入された溶融樹脂が硬化した後に、上型２と中間型３とが下型１から一体的に離れて、不要樹脂２１と封止樹脂２２とを分離する。 - 特許庁

The first paper on the intermediate carrying passage is carried to the postprocessing tray, and when the second paper is carried in a paper postprocessing device from an image forming device, a carrying passage is opening by driving a carrying passage shielding gate after the second paper is carried to the intermediate carrying passage, and the first paper and the second paper are simultaneously carried to the postprocessing tray.例文帳に追加

また、中間搬送路上の１枚目用紙を後処理トレイに搬送して、２枚目の用紙が画像形成装置から用紙後処理装置に搬入される場合は、２枚目の用紙が中間搬送路に搬送されてから搬送路遮蔽ゲートを駆動して搬送経路を開放し、１枚目の用紙と２枚目の用紙を同時に後処理トレイに搬送する。 - 特許庁

After the filling of the intermediate frame part 3 with a resin from the gate 20 is started, the peripheral frame part 4 is filled with the resin J from another gate 20A.例文帳に追加

間隔を置いて配置された複数の薄肉部材２と、これら薄肉部材２，２間に形成された中間枠部３と、それら複数の薄肉部材２，２の周囲に設けた周枠部４を備えた射出成形体１を製造する金型装置であるゲート20から中間枠部３への樹脂充填を開始した後、他のゲート20Ａから周枠部４に樹脂Ｊを充填する。 - 特許庁

An intermediate part 4E connecting the one-side mounting part 4A with the other-side mounting part 4B is inserted through a gap 6 between the tail gate 2 and a vehicle body 1 to eliminate drilling into the tail gate 2, and achieving mechanical fixing in a limited small space, integration between the vehicle body 1 and the spoiler 3, and good appearance.例文帳に追加

一側取付部４Ａと他側取付部４Ｂを連結する中間部４Ｅを、テールゲート２と車両本体１との間隙部６を挿通することにより、テールゲート２への穿孔加工が不要となり、限られた省スペースでの機械固定が可能となり、車両本体１とスポイラー３との一体感を増すことができ、外観性も向上させることができる。 - 特許庁

The intermediate stage circuit 200 includes floating constant current sources MP22 and MN22 connected to a node N1, a transistor MP23 in which a bias voltage is supplied to a gate, and a constant current source MP21 connected to the node N1 through the transistor MP23.例文帳に追加

中間段回路２００は、ノードＮ１に接続される浮遊定電流源ＭＰ２２及びＭＮ２２と、バイアス電圧がゲートに供給されるトランジスタＭＰ２３と、トランジスタＭＰ２３を介してノードＮ１に接続される定電流源ＭＰ２１とを備える。 - 特許庁

The element 10 is formed of a pair of opposing gate electrodes 2 and 7 interposing therebetween an insulating film and a thin film made of an organic substance which are laminated one upon another, and an intermediate electrode arranged on an interface between the thin film and the insulating film which are interposed between the electrodes 2.例文帳に追加

有機薄膜スイッチング素子は、互いに積層された絶縁膜及び有機物からなる薄膜を挟む一対の対向するゲート電極、並びに、ゲート電極間の薄膜及び絶縁膜間の界面に配置された中間電極からなる。 - 特許庁

The die 1 for die casting with a three piece type structure comprises a fixed pattern 2, an intermediate pattern 3, a movable pattern 4, a first cavity 51, a connection sleeve 52, a first runner 53, a pin gate 54, an extended sleeve 57 fitted with an insert 33 for the extended sleeve or the like.例文帳に追加

３枚型構造のダイカスト用金型１は，固定型２，中間型３，可動型４，第１キャビティ５１，連結スリーブ５２，第１ランナー５３，ピンゲート５４及び延設スリーブ用入子３３を嵌入した延設スリーブ５７等を有している。 - 特許庁

In the verification operation of the intermediate distribution LM, a voltage corresponding to the verification voltage VLM is applied to the control gate of a selected memory cell Mn while positive voltages Vsrc and Vwell are applied to a source CELSRC and a well SW.例文帳に追加

中間分布ＬＭのベリファイ動作時においては、ソース線ＣＥＬＳＲＣ、及びウエルＳＷには正の電圧Ｖｓｒｃ、Ｖｗｅｌｌを印加しつつ、選択メモリセルＭｎの制御ゲートには、ベリファイ電圧ＶＬＭに対応した電圧を印加する。 - 特許庁

In the injection molding mold device for molding the bottomed cylindrical body, a projection forming a recess in the bottom part of the cylindrical body is formed in the bottom part of a cavity, a gate opening is positioned in the projection, and the apex part of a core pin forming the internal space part of the cylindrical body is positioned in the intermediate part of the projection.例文帳に追加

また、肉厚空隙に成形材料を注入中にスライドコアピンをエアシリンダーによって作動させる為、その作動のタイミングの調整が必要となり成形するための条件をより複雑なものとしてしまっていた。 - 特許庁

In the multi-layer preform, a resin whose molecular weight is smaller than that of an inner and outer layer resin in an amount of 10-80 wt.% of the total is incorporated in the inner and outer layer resin as an intermediate layer, and no gate is provided in the bottom.例文帳に追加

内外層樹脂中に全体当たり１０乃至８０重量％の内外層樹脂に比して分子量の小さい樹脂が中間層として内封されており、且つ底部にゲート部を有しないことを特徴とする多層プリフォーム。 - 特許庁

Since the thermosetting resin is cured by heating in a state where the intermediate member 30 is compressed by relative movement of a pair of metal molds 10,20 in an approaching direction, the compressed intermediate member 30 plays a role of a seal even when viscosity of the thermosetting resin of a liquid state is low and leakage of the thermosetting resin of the liquid state from a runner or a gate can be suppressed.例文帳に追加

一対の金型１０，２０を近接する方向に相対移動して中間部材３０を圧縮した状態で熱硬化性樹脂を加熱硬化するので、液体状の熱硬化性樹脂の粘度が低くても、圧縮された中間部材３０がシールの役割を果たし、ランナーやゲートなどから液体状の熱硬化性樹脂が漏れ出ることを抑制できる。 - 特許庁

The initial value setting circuit 34 controls the gate potential of the MOS transistor Tp4 at an intermediate potential between a second high potential power supply VDE and the ground when the second high potential power supply VDE is a predetermined level or lower, and controls the gate potential at the ground level to turn on the MOS transistor Tp4 when the second high potential power supply VDE is higher than the predetermined level.例文帳に追加

初期値設定回路３４は、第２の高電位電源ＶＤＥが所定レベル以下の場合には該ＭＯＳトランジスタＴｐ４のゲート電位を第２の高電位電源ＶＤＥとグランドとの間の中間電位に制御し、第２の高電位電源ＶＤＥが所定レベルより高い場合には該ＭＯＳトランジスタＴｐ４をオンするようそのゲート電位をグランドレベルに制御する。 - 特許庁

The initial value setting circuit 34 controls a gate potential of the MOS transistor Tp4 to an intermediate potential between a second high potential power source VDE and the ground when the second high potential power source VDE is below a predetermined level, and controls the gate potential to a ground level so as to turn on the MOS transistor Tp4 when the second high potential power source VDE is above the predetermined level.例文帳に追加

初期値設定回路３４は、第２の高電位電源ＶＤＥが所定レベル以下の場合には該ＭＯＳトランジスタＴｐ４のゲート電位を第２の高電位電源ＶＤＥとグランドとの間の中間電位に制御し、第２の高電位電源ＶＤＥが所定レベルより高い場合には該ＭＯＳトランジスタＴｐ４をオンするようそのゲート電位をグランドレベルに制御する。 - 特許庁

A CPU70a performs a drawing when a game ball passes a gate 43 and, when the drawing is a big win, controls a solenoid 42 to move induction members 41 and 41 to an expanded position so as to increase the possibility of the game ball to pass through an intermediate area 30.例文帳に追加

遊技球がゲート４３を通過したことに起因してＣＰＵ７０ａが抽選を行い、その抽選が当たりであるとソレノイド４２を制御して誘導部材４１、４１を拡大位置にさせて中領域３０を通過する確率を高めさせる。 - 特許庁

Hereupon, even when heating the intermediate film, hydrogen atoms are so fed sufficiently from the interlayer dielectric 25 formed by using the hydrogenized silicon nitride film to the defective levels present between an active layer 12 and the gate dielectric 21, as to be able to flatten the thin-film transistor without deteriorating its characteristics.例文帳に追加

中間膜を加熱した際でも、活性層12とゲート絶縁膜21との間の欠陥準位に水素化窒化シリコン膜により形成した層間絶縁膜25から水素原子を充分に供給するので、特性を劣化させることなく平坦化が可能になる。 - 特許庁

In a post-correction period which is a period after each threshold correction operation period in the plurality of times, an intermediate voltage V2 is supplied to the driving transistor, and thereby a coupling is inserted through a parasitic capacity between the gate and the source of the driving transistor to cut off the driving transistor.例文帳に追加

この複数回のそれぞれの閾値補正動作期間の後の期間となる補正後期間において、駆動トランジスタへ中間電圧Ｖ２を供給することで、駆動トランジスタのゲート−ドレイン間の寄生容量を介してカップリングを入れ、駆動トランジスタをカットオフさせる。 - 特許庁