「memory- access」に関連した英語例文の一覧と使い方(101ページ目) - Weblio英語例文検索

To provide an address outputting device capable of maintaining upper level compatibility of software before/after memory expansion without requiring any change of an architecture of a CPU and sequentially making access to a divided RAM area.例文帳に追加

ＣＰＵのアーキテクチャを変更する必要がなく、メモリ拡張前後でソフトウェアの上位互換性を保ち、かつ、分離されたＲＡＭ領域に対して連続アクセスを行うことができるアドレス出力装置を提供する。 - 特許庁

As the result, synthesis of source image data is divided into processing at the time of picture composition and that at the time of output to a monitor, and the frequency in memory access for write of the other source image data to a plotting area is reduced.例文帳に追加

この結果、本願発明では、ソース画像データの合成を、画像合成時と、モニタへ出力する時点とで分割し、他のソース画像データの描画領域への書き込みのメモリアクセスを削減している。 - 特許庁

The memory device 100 decides whether the received password PSW matches a password PSW in a secure region 100a, and sets an access control part 103, in a write-in validating state when the both passwords PSW match.例文帳に追加

メモリ装置１００は、受信したパスワードＰＳＷがセキュア領域１００ａ内のパスワードＰＳＷと一致するかを判定し、両者が一致する場合にアクセス制御部１０３を書込み可能な状態に設定する。 - 特許庁

To reduce the cost by dispensing with complicated hardware by providing a direct memory access (DMA) auxiliary processor in a system for transmitting a display data of a medium scale liquid crystal display (LCD) through a CPU interface.例文帳に追加

中規模ＬＣＤの表示データをＣＰＵインターフェースで転送するシステムにおいて、ＣＰＵによる転送を行なうとシステムに大きな負荷がかかり、自動転送による転送を行なうと複雑なハードウエアが必要となる。 - 特許庁

The radio communication terminal includes a radio communication part 11 which performs the radio communication with a household electrical appliance 2 and a control part 15 which suppresses memory access for picture drawing to a display part in the case of performing the radio communication by the radio communication part 11.例文帳に追加

家電機器２と無線通信を行う無線通信部１１と、前記無線通信部１１により無線通信を行う時に表示部への画面描画のためのメモリアクセスを抑制する制御部１５とを有する。 - 特許庁

This PLC performs parallel processing of the decision of processing of a leading code, the generation of decision data of a received data sum check code and the generation of a sum check code during DMA(direct memory access) transfer by respective logic circuits 106, 110 and 114.例文帳に追加

先頭コードの判定処理、受信データのサムチェックコードの判定データの生成、サムチェックコードの生成を、それぞれ論理回路１０６、１１０、１１４により、ＤＭＡ転送中に並列処理で行う。 - 特許庁

To provide a CPU controller enabling an efficient memory access without providing an exclusive terminal for program trace or a terminal exclusive for communication between a CPU and a control device in debugging of a program of the CPU.例文帳に追加

ＣＰＵのプログラムのデバッグ時において、プログラムトレースのための専用端子や、ＣＰＵと制御デバイスとの間の通信専用端子を設けることなく、効率の良いメモリアクセスを可能とするＣＰＵ制御装置を提供する。 - 特許庁

The removable medium 104 has: a memory 234 storing final access time information 239 to a content file 237 imparted with browsing deadline information, encrypted and stored; and a controller 231 as a tamper-resistant module.例文帳に追加

リムーバブルメディア１０４は、閲覧期限情報を付与され且つ暗号化されて格納されたコンテンツファイル２３７への最終アクセス時刻情報２３９を記憶するメモリ２３４と、耐タンパモジュールとしてのコントローラ２３１、を有する。 - 特許庁

To provide a disk reproducing device capable of immediately performing program searching without waiting for a pick-up access time at the time of skip reproduction without increasincg a memory capacity for writing a head data of each track beforehand.例文帳に追加

各トラックの先頭データをあらかじめ書き込むためのメモリ容量を増大させることなく、スキップ再生時にピックアップのアクセス時間を待たず即座に頭出しすることができるディスク再生装置を提供する。 - 特許庁

After stopping a rotary developing unit, developing bias is applied to the developing device positioned at a developing position so as to form an image, and the information is updated by accessing the memory of the developing device positioned at an access position.例文帳に追加

ロータリ現像ユニットの停止後、現像位置に位置決めされた現像器に現像バイアスを印加して画像を形成するとともに、アクセス位置に位置決めされた現像器メモリにアクセスして情報の更新を行う。 - 特許庁

To provide a DMA (direct memory access) controller capable of improving the speed of DMA transfer by avoiding the problems of program complication and increase in a hardware (circuit) scale, and a control method of the DMA controller.例文帳に追加

プログラムの複雑化又はハードウェア（回路）規模の増大という問題を回避し、かつＤＭＡ転送の速度を向上させることのできるＤＭＡコントローラ及び該ＤＭＡコントローラの制御方法を提供する。 - 特許庁

To perform access to the inaccessible area of an SDRAM for even a PC which outputs only A0 to A11 signals, and to connect a common memory module regardless of whether the model is new or old.例文帳に追加

Ａ０〜Ａ１１信号しか出力しないＰＣでもＳＤＲＡＭのアクセスできない領域をアクセス可能とし、かつ、新旧の機種にかかわらず共通のメモリモジュールを接続可能とすることを課題とする。 - 特許庁

To obtain a desired image easily by preventing the address of memory access on the image output side from exceeding the develop address from a hard disc to cause an abnormal image when a long image is outputted from the hard disc.例文帳に追加

ハードディスクからの長尺画像出力の際、画像出力側のメモリアクセスのアドレスがハードディスクからの展開アドレスを追い越し、異常画像になることを防ぎ、容易に所望の画像を得ることができるようにする。 - 特許庁

By selectively opening/closing connection between two layers of latches, even if the succeeding data is input, the original data previously held primarily in an access controller will not be overwritten before being written into the memory.例文帳に追加

２層のラッチ間の連結を選択的にオン／オフすることにより、たとえ次のデータがすでに入力されていたとしても、先にアクセス制御器に一次保存されたデータはメモリに書き込まれる前に上書きされることはない。 - 特許庁

A direct memory access(DMA) controller 16 transfers respective transmission data of odd-numbered frames and even-numbered frames to a transmission circuit 24 for every frame respectively through a transmission buffer 22A and through a transmission buffer 22B.例文帳に追加

ＤＭＡコントローラ１６は、奇数番目のフレームの送信データは送信バッファ２２Ａを、偶数番目のフレームの送信データは送信バッファ２２Ｂを各々介して送信回路２４に送信データをフレーム毎に転送する。 - 特許庁

To achieve high speed access and power saving by reducing the capacity of an RAM for storing a program to correspond to a plurality of types of flash memories by making programmable the processing of an interface unit to a flash memory.例文帳に追加

フラッシュメモリに対するインターフェイス部の処理をプログラマブルにすることで、複数種のフラッシュメモリに対応可能にする際、プログラム格納用ＲＡＭの容量を削減し、更に高速アクセスおよび省電力を実現する。 - 特許庁

A delivery control substrate stores the number of unpaid-off rental balls on a backup RAM(random access memory) so that the payoff control of game mediums can be resumed based on the number of the unpaid-off rental balls when the power feed is resumed.例文帳に追加

払出制御基板は、未払出しの貸し球数をバックアップＲＡＭに記憶し、電力供給再開時に未払出しの貸し球数にもとづいて遊技媒体の払出制御を再開することが可能な構成とする。 - 特許庁

Since no re-writing of "1" is conducted to a high resistive state (the state in which "1" is held), the resistive ratio of the memory cell is made greater, the reading output signals are made larger and the reading access time is made faster.例文帳に追加

高抵抗状態（“１”を保持している状態）への“１”の再書込を行なわないから、メモリセルの抵抗比が大きくとれるようになり、読出信号が大きくでき、読出アクセスタイムを高速にすることができる。 - 特許庁

At the time of transferring demodulation data from a demodulation circuit to a bus controller controlling access to the buffer memory, the data type of demodulation data which is scheduled to be sent next is sent together.例文帳に追加

このため、バッファメモリへのアクセスを制御するバス制御装置への復調回路からの復調データの転送に際して、次に送られてくる予定の復調データのデータ種別も併せて送られてくるようにする。 - 特許庁

A method for solving the address competition and access priority ordering to resources in a shared memory system comprises the dynamic generation of a list where requests to the individual resources to be contested are put in correct order.例文帳に追加

共用メモリ・システム内のアドレス競合および資源へのアクセスの優先順位付けを解決するための方法は、争奪される各資源に対する要求の順序付けられたリストを動的に作成することを含む。 - 特許庁

The learning system uses personal digital assistants capable of utilizing the Internet access and an electronic communication function, and exactly stores useful information for the learning in a memory, and is able to effectively use the information.例文帳に追加

インターネットアクセスおよび電子コミュニケーション機能が利用可能な携帯情報端末を利用し、学習に有用な情報を記憶に確実に蓄積し、それを有効に利用することができるようにしたものである。 - 特許庁

An input image is divided into bands, input image data divided into the bands is stored in a buffer in the vertical scanning direction per memory access and the input image data stored in the buffer is read in the vertical scanning direction per pixel.例文帳に追加

入力画像をバンド分割し、そのバンド分割された入力画像データをメモリアクセス単位で副走査方向にバッファに格納し、バッファに格納された入力画像データを画素単位で副走査方向に読み出す。 - 特許庁

When requested access is for data read to the memory array 100, the semiconductor storage device 10 sets the maximum count value in the carry-up part 111 of the address counter 110 to 256 bits.例文帳に追加

一方、半導体記憶装置１０は、要求されるアクセスが、メモリアレイ１００に対するデータの読み出しである場合には、アドレスカウンタ１１０のキャリーアップ部１１１における最大カウント値を２５６ビットに設定する。 - 特許庁

The semiconductor integrated circuit device comprises an RAM circuit divided into a plurality of RAM (random access memory) circuit blocks (RAM1-RAMn), and an internal power supply circuit (10).例文帳に追加

本発明の半導体集積回路装置は、複数のＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）回路ブロック（ＲＡＭ１〜ＲＡＭｎ）に分割されたＲＡＭ回路と、内部電源回路（１０）と、を具備している。 - 特許庁

To prevent access for a defective block without performing complex file control and to output successively data succeeding to data corresponding to a specified address by only toggle operation of read-enable, in a NAND type flash memory.例文帳に追加

ＮＡＮＤ型フラッシュメモリにおいて、複雑なファイル管理をおこなわなくても、欠陥ブロックへのアクセスを回避し、リードイネーブルのトグル動作だけで、指定アドレスに対応するデータ以降のデータを順次出力させること。 - 特許庁

The processor 806 periodically reads the 2-port random access memory 802 and further corrects the corrected sequence included in additional waveform data gathered by a detector 808 so that the waveform data are reflected.例文帳に追加

プロセッサ８０６は、２ポート・ランダム・アクセス・メモリ８０２を周期的に読み出し、検出器８０８によって集められた付加的な波形データを反映するよう、そこに含まれている修正されたシーケンスを更に修正する。 - 特許庁

The magnetic random access memory includes a transistor which has a gate electrode 11a located above a surface of a substrate 1 and a first and second impurity diffusion regions 13a, 12 interposing a channel region below the gate electrode between them.例文帳に追加

磁気ランダムアクセスメモリは、基板１の表面の上方に設けられたゲート電極１１ａと、ゲート電極の下方のチャネル領域を挟む第１、第２不純物拡散領域１３ａ、１２とを有するトランジスタを含む。 - 特許庁

A semiconductor memory device includes a refresh synchronous circuit 120 provided between a refresh request circuit 140 and a command decoder 110 and deactivating refresh request if an external access request is output from the command decoder 110.例文帳に追加

半導体記憶装置は、リフレッシュ要求回路140とコマンドデコーダ110との間に設けられ、コマンドデコーダ110から外部アクセス要求が出力されている際にはリフレッシュ要求を非活性にするリフレッシュ同期回路120を備える。 - 特許庁

To reduce the number of times of memory access required for the frequency de-interleave and the time de-interleave in a demodulator for demodulating a partially received signal transmitted with an orthogonal frequency division multiplex system.例文帳に追加

直交周波数分割多重方式で伝送された部分受信信号を復調するための復調装置において、周波数デインターリーブおよび時間デインターリーブに必要とされるメモリアクセス回数を削減する。 - 特許庁

The multiprocessor system comprises: the plurality of cache memories corresponding to the plurality of processor cores, respectively; and a direct memory access control means for directly controlling data transfer between the plurality of cache memories.例文帳に追加

本発明のマルチプロセッサシステムは、複数のプロセッサコアにそれぞれ対応する複数のキャッシュメモリと、その複数のキャッシュメモリ相互間での直接データ転送を制御する直接メモリアクセス制御手段とを備える。 - 特許庁

This refreshing method is for a dynamic random access memory (DRAM) 3 provided in the microcontroller 1, and the DRAM 3 is refreshed during the preset standby time Tw of a microprocessor 2 controlling the microcontroller 1.例文帳に追加

マイクロコントローラ１内に設置されるダイナミックランダムアクセスメモリ（ＤＲＡＭ）３のリフレッシュ方法であって，ＤＲＡＭ３は，マイクロコントローラ１を制御するマイクロプロセッサ２の予め設定された待機時間Ｔｗ中にリフレッシュされる。 - 特許庁

To define a command for partial output and partial rewrite of a file on a camcorder using a random access memory medium and to obtain only header data from a controller such as a personal computer and rewrite thumbnail data.例文帳に追加

ランダムアクセス可能なメモリ媒体を使用したカムコーダにファイルの部分出力、部分書き換え用コマンドを定義してＰＣ等のコントローラからヘッダデータのみの取得やサムネールデータの書き換えなどを行えるようにする。 - 特許庁

To provide a semiconductor integrated circuit, in which the degree of freedom of the interface of a DRAM(dynamic random access memory) is improved, by optimizing the area and the consumption power of the DRAM to a necessary minimum limit, according to the power source specification of the integrated circuit.例文帳に追加

ＤＲＡＭの面積と消費電力とを本半導体集積回路の電源仕様に応じて必要最小限に最適化しＤＲＡＭのインターフェースの自由度を増大させた半導体集積回路を提供する。 - 特許庁

A microprocessor 42 of a memory control device 40 can receive an input of N_Port_Name information capable of clearly identifying the host devices 10, 20 and 30, and an input of information as to which LU each host device can access.例文帳に追加

上位装置１０、２０、３０を一意に識別できるＮ＿Ｐｏｒｔ＿Ｎａｍｅ情報及び各上位装置がどのＬＵにアクセス可能であるかの情報の入力を、記憶制御装置４０のマイクロプロセッサ４２は受ける事ができる。 - 特許庁

A data control part records a series of control parameters in a predetermined period having preset acquisition conditions among the time-series control parameters recorded in the random access memory 8 in a data recording part 9.例文帳に追加

そして、データ制御部は、ランダムアクセスメモリ８に記録された時系列的な制御パラメータのうち、予め設定された取得条件を具備する所定の期間における一連の制御パラメータを、データ記録部９に記録する。 - 特許庁

A magnetic random access memory according to an embodiment has a magnetic resistance effect element, on which a first magnetic layer, a first interface magnetic layer, a non-magnetic layer, a second interface magnetic layer, and a second magnetic layer are sequentially laminated.例文帳に追加

実施形態に係る磁気ランダムアクセスメモリは、第１の磁性層、第１の界面磁性層、非磁性層、第２の界面磁性層、及び第２の磁性層が順に積層された磁気抵抗効果素子を有する。 - 特許庁

The cell units CU0, CU1 have configurations similar to that of a memory cell, and each include a tunnel magnetic resistance element and an access transistor ATR coupled in series between a bit line BL and a ground voltage Vss.例文帳に追加

各セルユニットＣＵ０，ＣＵ１は、メモリセルと同様の構成を有し、ビット線ＢＬと接地電圧Ｖｓｓとの間に直列に結合された、トンネル磁気抵抗素子ＴＭＲおよびアクセストランジスタＡＴＲを有する。 - 特許庁

An e-mail instruction executing part 14 included in a memory access part 11 of the control part 2 executes read/write processing of memories 3 and 23 of the PLC 20 and the communication module 1 on the basis of information included in an accessed e-mail.例文帳に追加

制御部２のメモリアクセス部１１に含まれる電子メール指示実行部１４は、アクセスされた電子メールに含まれる情報に基づいて、ＰＬＣ２０や通信モジュール１のメモリ３，２３の読み書き処理を実行する。 - 特許庁

Upon receiving that command 111, the command control section 120 in a carriage side control section 102 generates an access signal 122 including an address for reading out information being specified by that command 111 from the memory block 131.例文帳に追加

キャリッジ側制御部１０２のコマンド制御部１２０は、このコマンド１１１を受け取ると、該コマンド１１１によって指定される情報をメモリブロック１３１から読み出すためのアドレスを含むアクセス信号１２２を生成する。 - 特許庁

To provide a nonvolatile memory device in which the number of parts of a toggle cell is reduced and integration degree is improved by sharing an access transistor with a plurality of magnetoresistive element(thin film magnetic material) in the toggle cell.例文帳に追加

トグルセルに関して、複数の磁気抵抗素子（薄膜磁性体）に対してアクセストランジスタを共有することによりトグルセルの部品点数を削減して集積度を向上させた不揮発性記憶装置を提供する。 - 特許庁

When acquiring from the command list a data acquisition command instructing data acquisition, the image processing input circuit acquires the image data from the memory by direct memory access using an address instructed by a register control command, generates a data processing command including the acquired image data, and sends the data processing command to the image processing circuit.例文帳に追加

そして、画像処理入力回路は、コマンドリストからデータ取得を指示するデータ取得コマンドを取得した場合は、レジスタ制御コマンドにより指示されたアドレスを用いてメモリからダイレクトメモリアクセスにより画像データを取得し、取得した画像データを含むデータ処理コマンドを生成して画像処理回路へ送出する。 - 特許庁

Therefore, a decision on the result of address access time performance of the memory circuit 100 and a function test of the memory circuit 100 can be simultaneously performed in a test step without adding new external terminals by providing the speed decision circuit 120 in a semiconductor integrated circuit device incorporating the BIST circuit 110.例文帳に追加

これにより、スピード判定回路120を、BIST回路110を内蔵した半導体集積回路装置に設けることで、新たな外部端子を追加をすることなく、半導体集積回路装置のテストの段階において、メモリ回路100の機能テストと同時に、メモリ回路100のアドレスアクセスタイム性能の合否を判定することができる。 - 特許庁

The determination processing of FIFO to be the next control object in the internal bus control circuit 242, the generation processing of the initial address to be accessed in the main memory 20 in a memory control circuit 341 and the continuous generation processing of addresses using the initial address to be performed when burst access is made are performed in parallel.例文帳に追加

内部バス制御回路２４２における次に制御対象とするＦＩＦＯの決定処理と、メモリ制御回路３４１におけるメインメモリ２０内のアクセスを行う初期アドレスの生成処理と、バーストアクセスを行う際に行う当該初期アドレスを用いたアドレスの連続生成処理とを並行して行う。 - 特許庁

To provide a signal processor capable of reducing unnecessary access waiting time without requiring great reform of architecture or increase in a circuit scale or in a memory cell area for improving signal processing performance when a work memory is shared in the signal processor.例文帳に追加

本発明は、信号処理装置におけるワークメモリの共用に際して、アーキテクチャの大幅な見直しや回路規模或いはメモリセル面積の増大等を招くことなく、不要なアクセス待機時間を低減し、信号処理のパフォーマンスを向上することが可能な信号処理装置を提供することを目的とする。 - 特許庁

When a command for cancellation is issued after a command for that is issued, the channel controller 101 writes it to a 1st interruption flag register 111 by DMA(direct memory access) control not through an FIFO memory 28 differently from ordinary commands and sends it to a 2nd interruption flag register 112 to set a flag ON.例文帳に追加

そのためのコマンドを発した後に取り消しのコマンドを発すると、チャネル制御装置１０１は通常のコマンドと異なりＦＩＦＯメモリ２８を介することなくこれを第１の中断フラグレジスタ１１１にＤＭＡ制御で書き込み、第２の中断フラグレジスタ１１２に伝達してフラグをオンにする。 - 特許庁