「memory- access」に関連した英語例文の一覧と使い方(99ページ目) - Weblio英語例文検索

In this data display system, content data are acquired from a file server 3 for storing the content data produced in a usual task by a user, and the content data are stored in an FeRAM (Ferroelectric Random Access Memory) 7 of the data display device 3.例文帳に追加

ユーザが普段の業務で作成したコンテンツデータを格納しているファイルサーバ３からコンテンツデータを取得し、そのコンテンツデータをデータ表示装置３のＦｅＲＡＭ７に格納するようにした。 - 特許庁

Then the digital audio data subjected to the arithmetic processing are outputted to direct memory access(DMA), digital/analog conversion processing is applied to the resulting data and the data are outputted to a headphone terminal or a speaker or the like as an analog audio signal.例文帳に追加

そして、これらの演算処理が施されたデジタルオーディオデータはＤＭＡに出力され、Ｄ／Ａ変換処理を行い、アナログのオーディオ信号としてヘッドホン端子、あるいはスピーカ等へ出力される。 - 特許庁

Furthermore, by a low data holding power supply control circuit 150, controlling voltage for low data holding power supply for a memory cell is made higher in a degree of 0.1 V than the ground level, so that a current potential for an access transistor is lowered.例文帳に追加

さらに、ローデータ保持電源制御回路１５０により、メモリセルのローデータ保持電源の電圧を接地レベルよりも０．１Ｖ程度高い電圧に制御してアクセストランジスタの電流能力を落とす。 - 特許庁

To provide a regenerative memory and a file access method, which install only a content permitted to install by automating a plurality of installation processes and calling a shared function (installation) for executing the content when these installation processes are executed.例文帳に追加

インストール処理を自動化し、これらの処理を実行する際に実行中のコンテンツは共通した機能（インストール）を呼び出すことにより、許可されたインストール対象のコンテンツのみをインストールする。 - 特許庁

In such a state where the developing device is positioned at a first position that is the center position in terms of design, communication is performed with a memory, and when the communication is attained, such a position is set as an optimum access position (steps S101 to S106).例文帳に追加

設計上の中心位置である第１位置に現像器を位置決めしてメモリに対し通信を行い、通信が成立すればその位置を最適アクセス位置とする（ステップＳ１０１〜Ｓ１０６）。 - 特許庁

A flash memory 4 in the projector 9 stores a control program and external storage access information indicating an area in an HDD of the PC 8 where a program for performing an image display function is stored.例文帳に追加

プロジェクター９内のフラッシュメモリ４は、制御用プログラム及びＰＣ８のＨＤＤにおける画像表示機能実現用プログラムを格納した領域を指示する外部記憶アクセス情報を格納している。 - 特許庁

In addition, the high-speed access of a memory is possible according to the address conversion table without not only driving a heavy-load system bus or control line outside the semiconductor chip 11 but also imposing a processing load on the CPU.例文帳に追加

また、半導体チップ１１外部の負荷の重いシステムバスや制御線を駆動したり、ＣＰＵに処理を負担させることなく、アドレス変換テーブルに従って高速にメモリをアクセスできる。 - 特許庁

Further, since an ignition switch is turned OFF and a weight time is lengthened at S310 at (c) when 3s elapses, the CPU continues desired operation even when an access time of a memory is lengthened.例文帳に追加

またイグニッションスイッチがＯＦＦされて３ｓ経つと（ｃ）のＳ３１０によりウェイト時間が長くされるので、エンジンを停止させる際にメモリのアクセス時間が長くなっても、ＣＰＵは所望の動作を継続する。 - 特許庁

The memory controller is equipped with an access control means of controlling access to a zone composed of a plurality of blocks of flash memories; and the zone is composed of blocks in flash memories of a plurality of chips and when one of the flash memories enters a state wherein a process request is rejected, the process request is supplied preferentially to a flash memory in a standby mode for a process request.例文帳に追加

フラッシュメモリの複数ブロックで構成されたゾーンに対するアクセスを制御するアクセス制御手段を備えたメモリコントローラであって、前記ゾーンが複数チップのフラッシュメモリ内のブロックで構成されており、前記フラッシュメモリのうちのいずれかが、処理要求の受入拒否状態になった時に、処理要求の待機状態にあるフラッシュメモリに対して、優先的に処理要求を供給するように構成する。 - 特許庁

A voltage regulator for the dynamic random access memory is provided with a voltage reference circuit for generating a reference voltage, and a plurality of power amplifiers having gains larger than 1 for amplifying supply voltages to supply power to the dynamic random access memory and responding to the reference voltage, and a control circuit for generating a control signal to control the plurality of power amplifiers.例文帳に追加

本発明のダイナミックランダムアクセスメモリ用の電圧レギュレータは、基準電圧を生成する電圧基準回路と、ダイナミックランダムアクセスメモリに電力を供給するために、供給電圧を増幅する複数の電力増幅器であって、基準電圧に応答し、１よりも大きなゲインを有する複数の電力増幅器と、複数の電力増幅器を制御する制御信号を生成する制御回路と、を有している。 - 特許庁

A direct access memory device has an instructing means for instructing a transfer method to apply byte transfer or word transfer to the first and last data of data and to apply word transfer to all remaining data when an instruction for data transfer is received, and a transferring means for performing data transfer from a data transfer source to a data transfer destination through direct memory access by a transfer method based on the instruction.例文帳に追加

データ転送の指示を受けると、そのデータのうちの最初及び最後のデータはバイト転送又はワード転送を行い、残りのデータはすべてワード転送を行うように転送方式を指示する指示手段と、その指示による転送方式によりデータ転送元からデータ転送先へのダイレクトメモリアクセスによるデータ転送を行う転送手段とを有するダイレクトメモリアクセス装置が提供される。 - 特許庁

Identification information for showing kinds of software stored in a software memory means 23 is previously stored in an identification information memory means 26, and an identification information determining means 30 reads out the information stored in a specified range of an external memory medium 10 through an access means 27, and determines where the read information coincides with the identification information stored in the identification information memory means 26 or not.例文帳に追加

認証情報記憶手段２６には、ソフトウエア記憶手段２３に記憶されているソフトウエアの種別を表す認証情報が予め記憶されており、認証情報判定手段３０は、アクセス手段２７を介して外部の記憶媒体１０の特定領域に記憶されている情報を読み出し、その読み出した情報が認証情報記憶手段２６に記憶されている認証情報に一致するか否かを判定する。 - 特許庁

When all the CPU cores in a CPU socket enter power saving state and a total amount of memory use falls below a predetermined threshold, the computer relocates contents of the memory connected under the CPU socket to a memory under another CPU socket, thereby eliminating an access to the memory connected under the CPU socket and bringing a whole of the CPU socket into the power saving state.例文帳に追加

コンピュータは、あるＣＰＵソケット内のＣＰＵコアが全て省電力状態になった場合、メモリの全体使用容量が予め定められたしきい値を下回ったときに、該当ＣＰＵソケット配下に接続されているメモリの内容を他のＣＰＵソケット配下のメモリに再配置することにより、該当ＣＰＵソケット配下に接続されているメモリへのアクセスをなくし、該当ＣＰＵソケット全体を省電力状態に遷移させる。 - 特許庁

Then the IC chip 1A acquires one parameter needed to access the key data from the communication partner, outputs the other parameter to the communication partner, and access the memory region by using the acquired parameter to acquire the key data, thereby outputting the acquired key data as data of a session key to communication equipment 2A.例文帳に追加

そして、ＩＣチップ１Ａは、鍵データをアクセスするために必要な一方のパラメータを通信相手から取得し、他方のパラメータを通信相手に対して出力し、取得した一方のパラメータを用いてメモリ領域にアクセスし、鍵データを取得し、取得した鍵データをセッション鍵のデータとして通信機器２Ａに出力する。 - 特許庁

An undertaker server 40 judges an access permission on the basis of the identification information of a user terminal 20 authenticated by a PKI authenticating station 30 where access authority stored in a memory base is set, and calculates a use fee on the basis of data acquired through a network 100 by a user terminal 20.例文帳に追加

事業者サーバ４０は、メモリスペースに記憶されているアクセス権限が設定されている、ＰＫＩ認証局３０に認証されたユーザ端末２０の識別情報に基づいてアクセス許可の判断を行い、ユーザ端末２０がネットワーク１００を介して取得したデータに基づいて使用料金を算出する。 - 特許庁

To the memory device, a controller applies: first combination processing for combining physical blocks within one of the non-volatile memories and forming a logical block to be a target of simultaneous access; and second combination processing for combining physical blocks from the other non-volatile memories and forming a logical block to be the target of simultaneous access.例文帳に追加

これに対し、一の不揮発性メモリ内で複数の物理ブロックを組み合わせて同時アクセス対象となる論理ブロックを形成する第１の組み合わせ処理と、異なる不揮発性メモリからの複数の物理ブロックを組み合わせて同時アクセス対象となる論理ブロックを形成する第２の組み合わせ処理とを行う。 - 特許庁

A control circuit 30 of the RFID tag 1 permits an external device 2 to access only the first bank of the memory 40 during ISO 15693 communication with the external device 2, and permits the external device 2 to access the first to fourth banks during ISO 14443 communication.例文帳に追加

ＲＦＩＤタグ１の制御回路３０は、外部装置２との間でＩＳＯ１５６９３で通信を行っている場合は、外部装置２に対し、メモリ４０のうちバンク１のみへのアクセスを許可し、ＩＳＯ１４４４３で通信を行っている場合は、外部装置２に対しバンク１〜４へのアクセスを許可する。 - 特許庁

This access controller comprises: a reading means for reading data from a memory card installed in prescribed footwear specified when entering the prescribed place, when the footwear is stored into a prescribed storage place; and a decision means deciding access to the prescribed place on the basis of the read data.例文帳に追加

所定の場所に入るときに所定の履物が決められているときのその履物が所定の保管場所に収納されたとき、その履物に装着されているメモリカードからデータを読取る読取手段と、読取られたデータを基に前記所定の場所への入退を判定する判定手段とからなる。 - 特許庁

When the access control unit 10 stores no token signal and the access control unit 12 stores token signals, data of three words are stored in a memory 4, a threshold signal STS-THR is outputted from a 1st logic circuit 42 and reported to a data writing side system not shown in the diagram.例文帳に追加

したがってアクセス制御ユニット１０がトークン信号を保持せず、アクセス制御ユニット１２がトークン信号を保持していた場合、メモリ４には３ワードのデータが保持されており、このとき第１の論理回路４２からしきい値信号ＳＴＳ＿ＴＨＲが出力され、不図示のデータ書き込み側のシステムに通知される。 - 特許庁

A microcomputer, a high speed memory section 212 and a transfer control circuit are integrated in the same chip, a control circuit 616 arbiters an access from the microcomputer to a RAM 618, and an access from the transfer control circuit to the RAM 618 and the RAM 618 is accessed according to the arbitration result.例文帳に追加

マイクロプロセッサ２１０、高速メモリ部２１２、転写制御回路２１４を同一チップに集積すると共に、マイクロプロセッサ２１０からＲＡＭ６１８に対するアクセスと転写制御回路２１４からＲＡＭ６１８に対するアクセスを制御回路６１６において調停し、この調停結果にしたがってＲＡＭ６１８をアクセスする。 - 特許庁

Actually, the central processing process generates pointers P11, P12, P13, P21 and P22 according to the access to prescribed areas M1 and M2 of the jointly owned memory M by the objects, measures these pointers by corresponding respective reference number measuring objects RO1 and RO2, and performs the inter-object communication, by controlling the access according to the measuring number.例文帳に追加

具体的には、中央処理プロセスは、オブジェクトによる共有メモリＭの所定領域Ｍ_1，Ｍ_2へのアクセスに応じてポインタＰ_11，Ｐ_12，Ｐ_13，Ｐ_21，Ｐ_22を発生させて、このポインタを対応される各参照数計測オブジェクトＲＯ_1，ＲＯ_2により計測し、その計測数に応じてアクセスを制御してオブジェクト間通信を行う。 - 特許庁

To control a wait function for prolonging an external access cycle possessed by other processor from a processor when the processor operates to start and stop, and synchronize start and stop of a plurality of processors by prolonging the external access cycle to a memory and an external input/output device of the other processor.例文帳に追加

あるプロセッサが始動／停止の動作を行う際に、該プロセッサから他のプロセッサが保有する外部アクセス・サイクルを延長させるＷａｉｔ機能を制御し、他のプロセッサの、メモリや外部入出力デバイスなどに対する外部アクセス・サイクルの延長を行うことにより、複数のプロセッサの始動／停止を同期化させる。 - 特許庁

When the access server 6 refers to the memory and finds that the port change setting information on an arbitrary user identifier has been set to make port change, if it reaches the port change time, the access server changes the output destination of the packet from a user terminal to, for example, a proxy server B from a proxy server A.例文帳に追加

アクセスサーバ６は、メモリを参照して、任意のユーザ識別子についてポート切替設定情報がポート切替を行うように設定されている場合、ポート切替時刻になるとユーザ端末からのパケットの出力先を例えばｐｒｏｘｙサーバＡからｐｒｏｘｙサーバＢに切り替える。 - 特許庁

In the system, encrypted data, obtained by encrypting the data of the file 213 of an access point management server PC 211 based on an encryption key 208 of an IC card 207 on the side of a thin client 201, are stored in an encrypted file 210 of a USB memory 20, and on the side of the access point management server PC 211, the data are encrypted and stored.例文帳に追加

このシステムでは、接続先管理サーバＰＣ２１１のファイル２１３のデータをシンクライアント２０１側でＩＣカード２０７の暗号鍵２１８に基づいて暗号化した暗号化データをＵＳＢメモリ２０の暗号化ファイル２１０に格納し、接続先管理サーバＰＣ２１１側ではそのデータを暗号化して保管する。 - 特許庁

In a CMOS SRAM device having its memory cell comprising six transistors, the channel widths (gate widths) of drive and access transistors MN1, MN3 which constitute one of the two sets of CMOS inverters are made nearly equal to each other and are made larger than the channel widths of drive and access transistors MN0, MN2 which constitute the other of the two sets of CMOS inverters.例文帳に追加

６トランジスタ構成のメモリセルを有するＣＭＯＳ型のＳＲＡＭ装置において、一方の組のドライブトランジスタＭＮ１およびアセストランジスタＭＮ３のチャネル幅（ゲート幅）が略同一であり、かつ該チャネル幅は他方の組のドライブトランジスタＭＮ０およびアクセストランジスタＭＮ２のチャネル幅よりも大きくする。 - 特許庁

When a start address determination circuit 132 determines that the number of a start column address COLA is odd, the high-speed memory access control device changes the start column address into the front even number in an address control circuit 14, and controls timing of a data mask enable signal DQM so as to access only the specified number of word from the start column address of an odd number.例文帳に追加

また、開始カラムアドレスＣＯＬＡが奇数であることを開始アドレス判定回路１３２で判定すると、アドレス制御回路１４でその開始カラムアドレスを１つ前の偶数に変更し、奇数の開始カラムアドレスから指定されたワード数のみアクセスするようにデータマスクイネーブル信号ＤＱＭのタイミングを制御する。 - 特許庁

Access to the memories MEM1-MEMn is controlled by controlling a test sequence of the memories MEM1-MEMn by a test sequence control part 1 according to the test sequence setting from the outside, and by enabling/disabling chip enable signals CE1-CEn by a memory access control part 2 according to instructions from the test sequence control part 1.例文帳に追加

テストシーケンス制御部１が、外部からのテストシーケンス設定に従ってメモリＭＥＭ１〜ＭＥＭｎのテストシーケンスを制御し、メモリアクセス制御部２が、テストシーケンス制御部１からの指示に従ってチップイネーブル信号ＣＥ１〜ＣＥｎの有効／無効を切り替え、メモリＭＥＭ１〜ＭＥＭｎへのアクセスを制御する。 - 特許庁

A microcomputer 1 including a CPU 2 in its inside is provided with a 1st data transfer device 4 for controlling direct memory access transfer on external buses EDBUSA, EABUS of the microcomputer 1 and parallel execution of an internal bus access by the CPU 2 or the like and external data transfer control by the device 4 is made possible.例文帳に追加

ＣＰＵ（２）を内蔵するマイクロコンピュータ（１）に、当該マイクロコンピュータの外部バス（ＥＤＢＵＳＡ，ＥＡＢＵＳ）上でのダイレクト・メモリ・アクセス転送を制御する第１のデータ転送装置（４）を設け、第１のデータ転送装置による外部データ転送制御に並行して、マイクロコンピュータ内部のＣＰＵなどによる内部バスアクセスを可能とする。 - 特許庁

If the access entry of a cache memory 102 varies for an instruction fetch from a CPU 11, a branch target buffer 104 is accessed in advance and a cache access is made to a predicted branch address, whereby a cache is hit when a branch instruction is executed afterward to make a branch prediction.例文帳に追加

ＣＰＵ１０１からの命令フェッチにおいて、キャッシュメモリ１０２のアクセスエントリが変わる場合、先行して分岐ターゲットバッファ１０４をアクセスし、予測分岐先アドレスに対して予めキャッシュアクセスすることにより、後に分岐命令が実行されて分岐予測が行われた際にキャッシュヒットさせるようにする。 - 特許庁

This arbitration device is provided with: a FIFO memory 21 storing a history of a job running into a predetermined number of processes; and access control part 22 writing the history into the FIFO memory 21 in each execution of the job, referring to the FIFO memory 21 when a new requirement of the job is competitively generated, and determining the job to be executed on the basis of the history.例文帳に追加

予め定める処理数に亘るジョブの履歴を記憶しているＦＩＦＯメモリ２１と、前記ジョブの実行毎に、前記ＦＩＦＯメモリ２１にその履歴を書込んでゆくとともに、新たなジョブの要求が競合して発生した際には、前記ＦＩＦＯメモリ２１を参照し、前記履歴に基づいて実行すべきジョブを決定するアクセス制御部２２とを設ける。 - 特許庁

A protection setting check section 14 of the information processor 1 checks whether a stack pointer position to be updated is included in the partial address space which is reserved beforehand as a stack area available as a stack by collating the memory protection information set in the memory protection information storage section 110 for violation detection of the memory access request and the second address information.例文帳に追加

情報処理装置１が有する保護設定チェック部１４は、メモリアクセス要求の違反検出のためにメモリ保護情報記憶部１１０に設定されたメモリ保護情報と第２のアドレス情報とを照合することにより、更新予定のスタックポインタ位置が、スタックとして使用可能なスタック領域として予め確保されている部分アドレス空間に含まれるか否かを確認する。 - 特許庁

This memory controller for controlling access to the flash memory from which the reading of storage data is performed by page units according to the read request information of data is configured to delete data which are not matched with the read request information from among the storage data read from the flash memory by the page units, and to selectively extract and output data matched with the read request information.例文帳に追加

データの読み出し要求情報に従って、ページ単位で記憶データの読み出しが行われるフラッシュメモリに対するアクセスを制御するメモリコントローラであって、前記フラッシュメモリからページ単位で読み出した記憶データのうち、前記読み出し要求情報に合致しないデータを削除して前記読み出し要求情報に合致するデータのみを選択的に取り出して出力する。 - 特許庁

A network system comprises: a communication portion for exchanges of data with other control apparatuses; a link memory 15 for storing data shared through the network; an indirect reference table 16 for storing logical names and pointers used to access data stored in the link memory; and a database 17 of variables in which logical names are associated with memory addresses in the indirect reference table storing the pointers of the logical names.例文帳に追加

他の制御装置との間でデータ交換をする通信部と、ネットワークを介して共有するデータを格納するリンクメモリ１５と、論理名とリンクメモリに格納されたデータをアクセスするためのポインタを格納する間接参照テーブル１６と、論理名と、その論理名についてのポインタが格納された間接参照テーブル内のメモリアドレスを対応付けた変数データベース１７とを有する。 - 特許庁

The FIFO memory 1 is connected to a microprocessor 5 through a data bus 4, data are read out from the FIFO memory 1 by the microprocessor 5, a tag generation circuit 2 is informed that an external cache access to the microprocessor 5 is effective by a valid signal and a suitable tag data signal is sent from the circuit 2 so as to read out data from the FIFO memory 1.例文帳に追加

マイクロプロセッサ５にデータバス４を介して接続されて、そのマイクロプロセッサ５によりデータの読み出しが行われるファーストインファーストアウトメモリ１を設けて、タグ生成回路２に、マイクロプロセッサ５に対して、外部キャッシュアクセスが有効であることをバリド信号により通知させ、かつ適切なタグデータ信号を送出させることにより、ファーストインファーストアウトメモリ１を読み出し可能にする。 - 特許庁

A magnetic random access memory comprises: a memory cell that includes a first magnetoresistive element capable of writing data in a magnetization direction of a free ferromagnetic layer which is changed by spin transfer; and a reference cell that includes multiple second magnetoresistive elements for storing data for reference in a magnetization direction of free ferromagnetic layers which are changed by spin transfer, and that is used when the memory cell conducts reading operation.例文帳に追加

磁気ランダムアクセスメモリは、スピン注入により変更される自由強磁性層の磁化の向きでデータを書き込み可能な第１磁気抵抗素子を含むメモリセルと、スピン注入により変更される自由強磁性層の磁化の向きでリファレンス用データを記憶する複数の第２磁気抵抗素子を含み、メモリセルの読み出し動作時に用いられるリファレンスセルとを具備する。 - 特許庁

This method has a step where a computation process for data read access to a 1st activated memory area stored with a 1st programmable device configuration is carried out, a step for inactivating the 1st memory area, and a step for activating a 2nd inactivated memory area stored with a 2nd programmable device configuration.例文帳に追加

上記課題は、プログラム可能な第１のデバイスコンフィギュレーションを格納する活性化された第１のメモリ領域にデータ読み出しアクセスする計算プロセスを実行するステップを有し、第１のメモリ領域を不活性するステップを有し、プログラム可能な第２のデバイスコンフィギュレーションを格納する不活性化された第２のメモリ領域を活性化するステップを有することによって解決される。 - 特許庁

The device includes a plurality of memory cell arrays and a control circuit for output a first signal which instructs a start of precharge to each memory cell array and a second signal which instructs a termination of precharge and a transfer to the read access, and the first signal is routed through a delay circuit so as to reach each memory cell array with time difference, and the second signal is routed not through the delay circuit.例文帳に追加

複数のメモリセルアレイと、各メモリセルアレイに対してプリチャージ開始を指示する第一の信号とプリチャージの終了とリードアクセスへの移行を指示する第二の信号とを出力する制御回路と、を備え、第一の信号が各メモリセルアレイに対して時間差を持って到達するように遅延回路を介して配線され、第二の信号が遅延回路を介さずに配線されている。 - 特許庁

A control element 21 of the IC card 2 is configured to determine whether or not access object data designated in response to the access request of data given from the IC card processor are significant data, and to, when it is determined that the access object data are significant data by this determination, read the significant data according to the leading address in the data memory 22 of the significant data stored in the pointer table.例文帳に追加

ＩＣカード２の制御素子２１は、上記ＩＣカード処理装置から与えられたデータのアクセス要求において指定されるアクセス対象のデータが重要データであるか否かを判定し、この判定によりアクセス対象のデータが重要データであると判定した場合、上記ポインタテーブルに記憶されている当該重要データの前記データメモリ２２における先頭アドレスに従って当該重要データを読み出す。 - 特許庁

The system is composed of an evaluation logic which determines whether or not an access is permitted based on its access type responding to an attempt of a guest who accesses a device using a memory address that is converted to the device, and an exit logic which transfers control of the apparatus from the guest to a host if the evaluation logic determined that the access is not permitted.例文帳に追加

上記課題を解決するため、本発明は、デバイスに変換されたメモリアドレスを利用した前記デバイスにアクセスするゲストの試みに応答して、アクセスタイプに基づき、前記アクセスが許可されるか判断する評価ロジックと、前記アクセスは許可されないと前記評価ロジックが判断した場合、前記ゲストからホストに当該装置の制御を移行するイグジットロジックとから構成されることを特徴とする装置を提供する。 - 特許庁

The system protecting apparatus which is safe in a virtualized environment includes a domain unit including a plurality of domains, each having at least one device driver; a system resource unit forming hardware of a device; a DMA (direct memory access) driver; and a control unit including an access control module which controls the access of the domain unit to the system resource unit in the virtualized environment.例文帳に追加

本発明の一実施形態による仮想化環境での安全なシステム保護装置は、少なくとも一つのデバイスドライバを含むドメインを多数個具備するドメイン部、デバイスのハードウェアを構成するシステム資源部、およびＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）ドライバおよび仮想化環境で前記システム資源部に対して前記ドメイン部の接近動作を制御する接近制御モジュールを具備する制御部を含む。 - 特許庁

This device has a first signal buffer receiving an address control signal and generating an address control signal stored temporarily, a mode detecting circuit receiving the address control signal stored temporarily and generating a burst control signal, and a core access trigger circuit receiving the burst control signal and generating a core access signal used for starting core access for burst mode operation of the memory device.例文帳に追加

本発明の装置は、アドレス制御信号を受け、一時的に記憶されたアドレス制御信号を生成する第１の信号バッファと、一時的に記憶されたアドレス制御信号を受け、バースト制御信号を生成するモード検出回路と、バースト制御信号を受け、記憶装置のバーストモード動作用のコア・アクセスを開始させるため使用されるコア・アクセス信号を生成するコア・アクセス・トリガ回路と、を有する。 - 特許庁

When the access to the memory from the processor whose priority is at the highest order or the next highest order is finished, the signal DSP_CK_HALTn becomes "1" to make the AND circuit 73 opened after a fixed time, and the clock pulse DSP_CK is outputted again.例文帳に追加

優先順位が最上位または次位のプロセッサからメモリへアクセスが終了すると、信号ＤＳＰ＿ＣＫ＿ＨＡＬＴｎが“１”となり、一定時間後アンド回路７３が開状態となり、クロックパルスＤＳＰ＿ＣＫが再び出力される。 - 特許庁

The target processor is constituted so as to detect the presence of a held reset request, specially, in the processing of a memory access interruption, and consequently the target process performs resetting operation in response to the detection of a request thereby.例文帳に追加

ターゲット・プロセッサは特に、メモリ・アクセス割込みの処理の間に、保留のリセット要求の存在を検出するように構成され、それによりターゲット・プロセッサはこうした要求の検出に応答して、リセット動作を実行する。 - 特許庁

To attain parallel memory access from each function processing module while reducing built-in memories to be mounted by sharing built-in memories even in a case that the bit widths of built-in memories to be used by a plurality of function processing modules are varied.例文帳に追加

複数の機能処理モジュールが使用する内蔵メモリのビット幅が異なる場合でも、内蔵メモリを共有することで実装する内蔵メモリを削減し、各機能処理モジュールからのメモリアクセスを並列に実現する。 - 特許庁

To provide a temperature recording device, a managing method of temperature record, and a temperature record managing system where falsification or erasing of a data stored in a memory is prevented and an access history to the data can be remained.例文帳に追加

メモリに格納されたデータの改ざん又は消去を防止できるとともに、データにアクセスされた履歴を残すことができる温度記録装置、温度記録の管理方法、および温度記録管理システムを提供する。 - 特許庁