「memory- access」に関連した英語例文の一覧と使い方(95ページ目) - Weblio英語例文検索

An access control part of this semiconductor memory device allows write access for a specified period in timing for the above write enable signal to return to the inactive state, in the case a write enable signal supplied from an external device is changed to the active state indicating the demand of write-in of data .例文帳に追加

発明の半導体メモリ装置のアクセス制御部は、外部装置から供給されるライトイネーブル信号が、データの書き込み要求を示すアクティブ状態に変化する場合において、前記ライトイネーブル信号が非アクティブ状態に戻るタイミングに基づいて、一定の期間ライトアクセスを実行させる。 - 特許庁

Based on an outpacing detection signal produced by a phase comparison circuit 54 in consideration of time required for processing in a memory-access mediating circuit 52 and based on a scene change detection signal from a scene change detection circuit 55, a readout control circuit 56 produces a readout control signal made up of a readout address and a readout time and outputs it to the memory-access mediating circuit 52.例文帳に追加

読み出し制御回路５６は、メモリアクセス調停回路５２の処理に要する時間を考慮して発生された位相比較回路５４からの追い越し検出信号、およびシーンチェンジ検出回路５５からのシーンチェンジ検出信号に基づき、読み出しアドレスおよび読み出しタイミングから成る読み出し制御信号を生成してメモリアクセス調停回路５２に出力する。 - 特許庁

To provide a configuration which can supply, to a processing circuit part, power necessary for data storage of a random access memory or clocking operation of a real time clock even if power supply voltage decreases, in a power supply circuit equipped with two step-down circuits connected in series on a power supply route from a power supply to the processing circuit part having the random access memory or the real time clock.例文帳に追加

電源から、ランダムアクセスメモリ又はリアルタイムクロックを備えた処理回路部へ至る電力供給経路上に、直列に接続された２つの降圧回路を備える電源回路において、電源電圧の低下が生じても、ランダムアクセスメモリのデータ保持やリアルタイムクロックの計時動作に必要な電力を処理回路部に供給できる構成を提供する。 - 特許庁

The apparatus may also comprise stored programming configured to set up the display controller with a display address for the data stream, set up the direct memory access controller with a source address from the data stream, a destination address for the data stream, and a size for the data stream, and initiate transfer of the data stream by the direct memory access controller to the display controller.例文帳に追加

この装置は、ディスプレイコントローラをデータストリームについてのディスプレイアドレスでセットアップし、直接メモリアクセスコントローラをデータストリームについての出所アドレス、データストリームについての宛先アドレス及びデータストリームについてのサイズでセットアップし、直接メモリアクセスコントローラによってディスプレイコントローラへのデータストリームの伝送を開始するよう構成された記憶プログラミングを更に有するのがよい。 - 特許庁

The control part 5 is provided with a function for inhibiting access to a memory part 6 from the RFID reader/writer 200 through the first antenna 1 when the power is not supplied from the second power source part 8 and for allowing access to the memory part 6 from the RFID reader/writer 200 through the antenna part 1 when the power is supplied from the second power source part 8.例文帳に追加

制御部５に、第２の電源部８からの電力の供給を受けていない場合、第１のアンテナ部１を介するＲＦＩＤリーダライタ２００からのメモリ部６へのアクセスを禁止し、第２の電源部８からの電力の供給を受けている場合、第１のアンテナ部１を介するＲＦＩＤリーダライタ２００からのメモリ部６へのアクセスを許可する機能を設ける。 - 特許庁

When a mode wherein compressed data are not transferred is set in data compression, a compressing/expanding core 503 carries on only a compressing process for data stored in a source FIFO memory 501 through a destination FIFO memory 502, measures the number of compressed data by an internal register 506, and controls the execution of destination DMA(direct memory access) for transferring the compressed data to the memory.例文帳に追加

データ圧縮時に圧縮したデータを転送しないモードが設定された場合に、圧縮／伸長コア５０３がデスティネーションＦＩＦＯメモリ５０２を介してソースＦＩＦＯメモリ５０１に記憶されるデータに対して圧縮処理のみを継続して、圧縮されたデータ数を内部レジスタ５０６により計測して、圧縮されたデータをメモリに転送するデスティネーションＤＭＡの実行を制御する構成を特徴とする。 - 特許庁

In a video controller 29 having an interface 30 to the outside, an interface (memory interface 32) to the non-volatile memory 22 mounted in the process unit 9 is arranged, and access from the engine controller 27 controlling the printer engine to the non-volatile memory 22 can be carried out via the interface (video interface 28) to the video controller 29.例文帳に追加

外部とのインタフェース３０を有するビデオ制御装置２９にプロセスユニット９に搭載された不揮発性メモリ２２とのインタフェース（メモリインタフェース３２）を設け、プリンタエンジンを制御するエンジン制御装置２７から不揮発性メモリ２２へのアクセスは、ビデオ制御装置２９とのインタフェース（ビデオインタフェース２８）を介して可能とする構成を特徴とする。 - 特許庁

To provide an exchange unit which prevents the inability of communication between the contactless type memory tag and a reader/writer even when the exchange unit is held packed in a packing box or packing material, and in which the contactless type memory tag can be mounted in a prescribed position where the memory access of the exchange unit body is possible when the exchange unit body is used.例文帳に追加

交換ユニット本体が梱包箱または梱包材に梱包されている状態のときにも、非接触型メモリタグとリーダ・ライタとの間の通信が不可能となることを防止し、かつ、交換ユニット本体の使用時には、交換ユニット本体のメモリアクセス可能な所定の位置に非接触型メモリタグを取り付けることの可能な交換ユニットを提供する。 - 特許庁

In the access control circuit, when the plurality of addresses changed in order are specified and the information of nonvolatile memory elements corresponding to the plurality of addresses are read, a plurality of nonvolatile memory elements arranged in the column directions in some columns are selected in order in accordance with the change of the address among the plurality of nonvolatile memory elements arranged in the row and column directions.例文帳に追加

アクセス制御回路は、順に変化する複数のアドレスが指定されて、複数のアドレスに対応する不揮発性メモリ素子の情報を読み出す場合において、行方向および列方向に配列された複数の不揮発性メモリ素子のうち、ある列において列方向に並ぶ複数の不揮発性メモリ素子をアドレスの変化に応じて順に選択させる。 - 特許庁

In the nonvolatile memory system, the memory controller 22 includes an address conversion table which is updated according to writing of data showing a correspondence between a logic address supplied from a host and a physical address of the nonvolatile memory to perform access control according to the logic address, and the system configuration and functions can be set in relation with the host.例文帳に追加

不揮発性メモリシステムは、メモリコントローラ２２内に、ホストから供給される論理アドレスと前記不揮発性メモリの物理アドレスとの対応関係を示すデータ書き込みに伴って更新されるアドレス変換テーブルを持って論理アドレスに従ってアクセス制御されるものであり、かつ、ホストとの関係でシステム構成及び機能が設定可能に構成されている。 - 特許庁

The memory controller controls access to a flash memory 3 by a host computer 5 and is provided with an invisible region setting part 13 defining a scope usable as a user region 21 among recording regions included in the flash memory 3 and a control part 10 for feeding the maximum value m of logical address constituting the user region 21 to the host computer 5.例文帳に追加

ホストコンピュータ５によるフラッシュメモリ３へのアクセスを制御するメモリコントローラであって、フラッシュメモリ３に含まれる記録領域のうちユーザ領域２１として利用可能な範囲を定義する不可視領域設定部１３と、ユーザ領域２１を構成する論理アドレスの最大値ｍをホストコンピュータ５に送出する制御部１０とを備える。 - 特許庁

In the case of executing an instruction requiring coefficient data from a memory according to a coefficient data pointer, access of a memory is inhibited (step 1108) when the coefficient data pointer is not changed after a final memory fetch is executed according to the coefficient data pointer, and only when the coefficient data pointer is changed, it is made possible to fetch the coefficient data (step 1106).例文帳に追加

前記係数データ・ポインタに従ってメモリからの係数データを必要とする命令を実行する際に、前記係数データ・ポインタに従って最後にメモリ・フェッチを実行した以後に、前記係数データ・ポインタを変更していなかったときは、メモリのアクセスを禁止し（ステップ１１０８）、そうでないときにのみ、前記係数データをフェッチ可能する（ステップ１１０６）。 - 特許庁

Each branch has a space stage that selects and packs at least a subset of data to be exchanged from an input data flow and a 2nd time stage including a random access memory device relating to a write memory and read memory that store sub sets of exchanged data and driven by a microprocessor and a main counter.例文帳に追加

このブランチの各々は少なくとも、交換されるデータのサブセットを入力データフローから選択しパックすることができる空間ステージと、交換されるデータのサブセットを格納することができかつマイクロプロセッサと主カウンタによって駆動される書込みメモリと読取りメモリに関連するランダムアクセスメモリ装置を含む第２の時間ステージとを含む。 - 特許庁

The defective memory cell is detected by continuing dummy read operation on the same memory cell immediately after write operation on the memory cell with an internal clock signal having a frequency increased with respect to a test mode clock signal responsive to each write access request issued according to a test pattern, and surely simulating the worst case.例文帳に追加

テスト・パターンにより発行される各ライト・アクセス要求に応答して、テスト・モード・クロック信号に対して増加された周波数を有する内部クロック信号を使用して、メモリ・セルに対してライト動作直後に、同一のメモリ・セルに対してダミー・リード動作を続け、最悪の場合の状況を確実にシミュレートして、欠陥メモリ・セルを検出する。 - 特許庁

About every instruction executed by an operation control part OCk, a memory contention counter MCCk identifies an excess period beyond the turnaround time in which a network unit NUk of a central processing unit CPUk starts to access a memory management unit and receives a response from the memory management unit which is in the absence of contention with other central processing units.例文帳に追加

メモリ競合カウンタＭＣＣｋは、中央処理ユニットＣＰＵｋのネットワークユニットＮＵｋが、メモリ管理ユニットへのアクセスを開始してからメモリ管理ユニットより応答を受けるまでのターンアラウンドタイムのうち、他の中央処理ユニットとの競合がない場合のターンアラウンドタイムを超過している超過期間を、演算制御部ＯＣｋが実行する命令毎に特定する。 - 特許庁

An arithmetic processing unit, which comprises a plurality of vector pipelines 121 to 124 that exchange data with a data memory 2 comprising a plurality of simultaneously accessible memory blocks bank 0 to bank 3, specifies a stride access to the data memory using a first parameter that determines the data size of a basic pattern and a second parameter that determines the number of valid data items in the basic pattern.例文帳に追加

同時アクセス可能な複数のメモリブロックｂａｎｋ０〜ｂａｎｋ３を有するデータメモリ２との間でデータを遣り取りする複数のベクトルパイプライン１２１〜１２４を有する演算処理装置であって、前記データメモリに対するストライドアクセスを、基本パターンのデータサイズを決める第１パラメータと、該基本パターンにおける有効なデータ数を決める第２パラメータで規定する。 - 特許庁

The storage device 11 comprises a controller 16 including an interface 20 and an MPU 21 and configured so that a device driver 17-2 for starting a second access mode 26-2 defined differently from a first access mode can be transferred through the interface when connected to the outside by the first access mode 26-1 through the interface; and a semiconductor memory 16 storing the device driver.例文帳に追加

記憶装置１１は、インターフェイス２０とＭＰＵ２１とを備え、前記インターフェイスを介して第１アクセスモード２６−１により外部と接続する際に、前記第１アクセスモードと別定義である第２アクセスモード２６−２を起動するデバイスドライバ１７−２を前記インターフェイスを介して転送可能に構成されたコントローラ１６と、前記デバイスドライバを格納した半導体メモリ１５とを具備する。 - 特許庁

In order to permit the request for the operation of a concrete target CDLUN which is an object, an access table examinable by a controller 206 in the large-capacity memory device 202 is used, and an additional access table is used in order to check a permission that the target CDLUN can access or operate another optional LUN designated as a part of the request.例文帳に追加

本発明は、具体的ターゲットＣＤＬＵＮを対象とする動作を求める要求を許可するために、大容量記憶装置（２０２）内のコントローラ（２０６）が調べることのできるアクセス・テーブルを用い、ターゲットＣＤＬＵＮが、要求の一部として指定された他の任意のＬＵＮにアクセスまたは操作することを許可されていることをチェックするために、追加アクセス・テーブルを用いる。 - 特許庁

Data access by the memory address calculation formula in an address range to be efficiently treated by an instruction system as a given 16-bit fixed length instruction is grouped (S3), a base address formed by commonizing address calculation is selected to the grouped array reference (data access) and array as plural data access is made possible to be referred by the sum of the selected base address and offset (S4).例文帳に追加

与えられた１６ビット固定長命令のような命令体系で効率よく扱えるアドレス範囲にあるメモリアドレス算出式によるデータアクセスをグループ化し（Ｓ３）、グループ化された配列参照（データアクセス）に対してアドレス計算を共通化したベースアドレスを選び、選ばれたベースアドレスとオフセットの和により複数データアクセスとしての配列を参照可能にする（Ｓ４）。 - 特許庁

The OS allocates an unused context ID for the I/O device to the process A, maps a memory page corresponding to the ID as an address for pending register access for the process A and stores a pointer (physical address) to the request storage area of the process A 210 in an internal memory in the I/O device.例文帳に追加

ＯＳは、プロセスＡに対して使っていないＩ／Ｏ装置用のコンテクストＩＤを割り当て、そのＩＤに該当するメモリページをプロセスＡ用のペンディングレジスタアクセス用のアドレスとしてマップし、Ｉ／Ｏ装置内の内蔵メモリにプロセスＡの要求格納領域へのポインタ（物理アドレス）を記憶する。 - 特許庁

The semiconductor memory device is equipped with: a SRAM (Static Random Access Memory) cell 10 provided with first and second driving transistors N3, N4 which constitute a pair of inverters; and a circuit 11 for applying a voltage lower or higher than a grounding voltage to one end of current routes of the first and second driving transistors.例文帳に追加

半導体記憶装置は、一対のインバータを構成する第１、第２駆動トランジスタＮ３、Ｎ４を備えたＳＲＡＭセル１０と、前記第１、第２駆動トランジスタの電流経路の一端に接地電圧よりも低いかまたは高い値の電圧を印加する回路１１とを具備する。 - 特許庁

To provide a method and a device to judge an EEPROM memory capacity, which can decide an access sequence by using a result of the judgment based upon the procured EEPROM memory capacity that can be automatically determined when the capacity of the EEPROM is unknown in advance.例文帳に追加

EEPROMの記憶容量が事前に分からない場合にも、入手したEEPROMの記憶容量を自動的に判別でき、その判別結果を利用することにより、アクセスシーケンスを決定することのできるEEPROMの記憶容量判別装置およびEEPROMの記憶容量判別方法を提供すること。 - 特許庁

A vector instruction issuing part sorts a plurality of elements comprising the vector data to an element group and controls to start the tranferring the element group with all element out of the plurality of element groups read from the main memory by the memory access control part from the load buffer to the vector processing part.例文帳に追加

ベクトル命令発行部は、ベクトルデータを構成する複数の要素を複数の要素群に分け、複数の要素群のうちで全ての要素がメモリアクセス制御部によりメインメモリから読み出された要素群に対して、ロードバッファからベクトル処理部への転送を開始するように制御する。 - 特許庁

In this address conversion device configured to convert a physical address to be provided from a CPU into the physical address of the main memory of the CPU by a conversion table, an exclusive entry for exclusively performing access to a specific area in the data area of the main memory is fixed and arranged to the conversion table.例文帳に追加

ＣＰＵから提供される論理アドレスを、変換テーブルにより前記ＣＰＵの主メモリの物理アドレスに変換するアドレス変換装置において、 前記主メモリのデータ領域内の特定領域に専用にアクセスするための専用エントリーを前記変換テーブルに固定配置する。 - 特許庁

To provide an image processing arithmetic circuit capable of processing an image at high speed by using a look-up table stored in a memory, and also reducing the number of signal terminals to perform access to the memory even in the case of the large bit width of output data from the look-up table.例文帳に追加

メモリに記憶されたルックアップテーブルを用いて画像処理を高速化できると共に、ルックアップテーブルからの出力データのビット幅が多い場合でも、メモリにアクセスするための信号端子数をより少なくすることができる画像処理用演算回路を提供する。 - 特許庁

When there is no demand of a self refresh operation, a read operation with respect to the memory device 11 according to the control circuit 12 of the memory device is executed in accordance with an initial rise of a clock CLK after a fall of an address fetch signal/ADV, without performing the precharge operation before core access.例文帳に追加

セルフ・リフレッシュ動作の要求がない場合は、アドレス取り込み信号／ＡＤＶの立ち下がり後の、クロックＣＬＫの最初の立ち上がりにしたがって、コア・アクセス前のプリチャージ動作を行うことなしに、メモリ装置の制御回路１２による、メモリ装置１１に対するリード動作を実行する。 - 特許庁

The error correction processing is executed in a high-speed access mode of a buffer memory 5 while using the entire width of a data bus of the buffer memory 5 by holding an error correction address and a corrected data value obtained by calculation in an error correction circuit 20 and continuously performing error corrections to contiguous addresses.例文帳に追加

計算により得られた誤り訂正アドレス及び訂正データ値をエラー訂正回路２０内に保持しておき、連続したアドレスに対するエラー訂正を連続して行うことにより、バッファメモリ５のデータバス幅を全て使用しながら、当該バッファメモリ５の高速アクセスモードで訂正処理を実行する。 - 特許庁

A user ID memorized in a user information memory section 23 is referred to in response to access from the mobile phone, a commodity code of a target object is identified by referring to a master information memory section 22, and a contribution fund necessitating monetary support from others can be received.例文帳に追加

携帯電話からのアクセスに応じて、ユーザ情報記憶部２３に記憶されるユーザＩＤを参照し、かつ、マスタ情報記憶部２２を参照して購入対象の商品コードを特定するとともに、他人からの金銭的な支援を必要とするカンパ資金を受け付けることができる。 - 特許庁

The interleaving access includes a clock signal having a first cycle and a second cycle for accessing the first and second memory cells respectively, wherein the second cycle enables the first local control circuit to trigger a first transition of a first read column select signal RSSL for accessing the first memory cell.例文帳に追加

インターリービングアクセスは、第一周期と第二周期を有するクロック信号を含み、それぞれ第一及び第二メモリセルにアクセスし、第二周期は、第一ローカル制御回路を有効にして、第一メモリセルにアクセスする第一読み取りカラム選択信号RSSLの第一遷移をトリガーすることを可能にする。 - 特許庁

When a remote computer 4 accesses a LAN 6, an authentication code using the encryption key is generated in the USB memory 5 (δ in Fig.1), and the authentication server 3 performs user authentication by verifying the authentication code generated by the USB memory 5, and manages remote access to the client remote computer 2 (ε in Fig.1).例文帳に追加

リモートコンピュータ４がＬＡＮ６へアクセスするとき、暗号鍵を用いた認証コードがＵＳＢメモリ５内で生成され（図１のエ）、認証サーバ３は、ＵＳＢメモリ５で生成された認証コードを検証することでユーザ認証を行い、被リモートコンピュータ２へのリモートアクセスを管理する（図１のオ）。 - 特許庁

The internal memory 102 has a structure capable of the simultaneous access of read/write as well and when one piece of processing unit data is transferred to the internal memory 102, an arithmetic processing unit 103 executes arithmetic processing by reading the transferred processing unit data simultaneously with the next processing unit data transfer.例文帳に追加

内部メモリ１０２もリート／ライトの同時アクセス可能な構造とし、演算処理ユニット１０３は、その処理単位データの１つが内部メモリ１０２へ転送されてくると次の処理単位データ転送と同時に既に転送された処理単位データを読み出し演算処理を実行する。 - 特許庁

When a CPU 6 issues a read or write request to a memory bank B 13, an arbitration circuit 9 immediately sends the read or write request from the CPU 6 to a bank B access circuit 15, and the CPU 6 reads or writes data from/in the memory bank B 13.例文帳に追加

ＣＰＵ６からメモリバンクＢ１３に対するリード或いはライト要求が発生すると、調停回路９は、ＣＰＵ６からのリード或いはライト要求を直ちにバンクＢアクセス回路１５に送り、ＣＰＵ６は、メモリバンクＢ１３に対してデータのリード或いはライトを行う。 - 特許庁

In an interface system for Serial Advanced Technology Attachment (SATA) having a fast data access function and a method for the system, a memory of the system can be extended by a user, and the memory is used as a buffer or a cache between a SATA device and a south-bridge chip.例文帳に追加

高速データアクセス機能を有するシリアルアドバンストテクノロジーアタッチメント（ＳＡＴＡ）のインターフェースシステム及びそのための方法であって、このシステムのメモリは、ユーザによって拡張されることが出来、そのメモリは、ＳＡＴＡデバイスとサウスブリッジチップ間でバッファやキャッシュとして使用される。 - 特許庁

This data transfer device has the buffer 108 between an image processor 2 and an image input/output device 3, and a common memory 4 common-accessed by them, performs control so that the buffer 108 is used for only specific access, and simultaneously controls data transfer to the common memory 108.例文帳に追加

画像処理装置２および画像入出力装置３とそれらに共有アクセスされる共有のメモリ４間にバッファ１０８を具備し、特定のアクセスにのみバッファ１０８を使用するよう制御すると同時に共有のメモリ１０８へのデータ転送を制御する。 - 特許庁

The card access control part 37 disallows the host device to write a file to the memory card 5 when some button of a console panel 3 is operated, i.e., when stand-alone printing wherein a JPEG image file is read in from the memory card 5 and printed is performed possibly performed.例文帳に追加

カードアクセス制御部３７は、操作パネル３で何らかのボタン操作がされたとき、すなわち、メモリカード５からＪＰＥＧ画像ファイルが読み込まれて印刷されるというスタンドアロン印刷が行われる又は行われる可能性があるときは、ホスト装置７がメモリカード５にファイルを書き込めないようにする。 - 特許庁

When a fraction less than 1ECC block is generated in the buffer memory 38, a system controller 32 requests the data for the amount of free space to the host device to store the data for the amount of 1ECC block in the buffer memory 38, then a data replenishment by the access to the optical disk 10 is evaded.例文帳に追加

バッファメモリ３８に１ＥＣＣブロックに満たない端数が生じた場合、システムコントローラ３２は該空き容量分だけのデータをホスト装置に要求して１ＥＣＣブロック分のデータをバッファメモリ３８に格納し、光ディスク１０へのアクセスによるデータ補充を回避する。 - 特許庁

If it is determined that an access from a master meets a condition of an invalidation range setting unit 121, a cache controller 110 forcibly resets a VALID flag 113 of a corresponding address in a tag memory 111 through an invalidation determination circuit 120 and a tag memory modification unit 122.例文帳に追加

マスタからのアクセスが無効化範囲設定部１２１の条件に合致すると判定された場合、キャッシュコントローラ１１０は、無効化判定回路１２０及びタグメモリ改変部１２２により、タグメモリ１１１内の該当するアドレスのＶＡＬＩＤフラグ１１３を強制的にリセットする。 - 特許庁

In this electronic file management system, (1) a data storage area is defined in a USB memory 10a externally attached to a PC 12, and the whole is encrypted, and (2) information about an encryption key necessary for access to the data storage area or encryption of data files F1-F3 is stored in the USB memory 10a.例文帳に追加

電子ファイル管理システムは、（１）ＰＣ１２に外付けされるＵＳＢメモリ１０ａにデータ格納エリアを定義してその全体を暗号化しておき、（２）データ格納エリアへのアクセスやデータファイルＦ１〜Ｆ３の暗号化に必要な暗号化キーの情報をＵＳＢメモリ１０ａ内に記憶しておく。 - 特許庁

An IC card 2 is configured to perform access to data stored in a data memory 22 according to a command received from an IC card processor, and to store an address in the data memory 22 in which the significant data are stored in association with information showing the significant data in a pointer table.例文帳に追加

ＩＣカード２は、ＩＣカード処理装置から受信したコマンドに応じてデータメモリ２２に記憶されているデータにアクセスするものであり、重要データを示す情報に対応づけて当該重要データが記憶されているデータメモリ２２おけるアドレスをポインタテーブルに記憶しておく。 - 特許庁

The method adopts predictive bank switching to hide random access latencies, adopts packet length dependent variable memory write burst lengths to minimize bank switching, and further performs memory read and write operations during corresponding read and write windows.例文帳に追加

本方法は、ランダム・アクセスの待ち時間を隠すために予測的バンク切り替えを採用し、バンク切り替えを最小化するためにパケット長に依存した可変メモリ書き込みバースト長を採用し、更に、メモリ読み出し及び書き込みを対応する読み出し及び書き込みウインドウで行うようにしている。 - 特許庁

A status register 149 may comprise state machine busy bits, in a dual-channel memory, either interface may read the status register 149 at any time, whereas only the interface having a relatively high privilege level to access the memory array 143 may write to the status register 149.例文帳に追加

ステータスレジスタ１４９はステートマシーンビジービットを含み、デュアルチャネルメモリにおいて、どちらかのインターフェースは、ステータスレジスタ１４９をいつでも読み出してもよく、一方では、メモリアレイ１４３にアクセスする比較的高い特権レベルを有するインターフェースのみが、ステータスレジスタ１４９に書き込んでもよい。 - 特許庁

Second access memory means MA2, MA3-1, MA3-2 operate independently of the arithmetic processing means 6, 7, acquire the tables 14, 15, 16 from the memory 8 through the bus abreast of image processing of the arithmetic processing means, and supplies the tables to the arithmetic processing means 6, 7 without through the bus.例文帳に追加

第２のメモリアクセス手段ＭＡ２，ＭＡ３−１，ＭＡ３−２は、演算処理手段６，７とは独立に動作し演算処理手段６，７の画像処理と並行して、バスを介してメモリ８からテーブル１４，１５，１６を取得しバスを介さずに演算処理手段６，７に供給する。 - 特許庁

Address data for controlling access is set by a group of registers 14-17 of an I/F block 13 inside a processor to write plotting data of an entire page by repeatedly accessing a band memory 18 having a memory area of data of a 1/N page with shifting an address by every 1/N.例文帳に追加

１／Ｎページ分のデータのメモリ領域を持つバンドメモリ１８に１／ＮづつアドレスをシフトさせながらＮ回のアクセスを繰り返すことでページ全体の描画データを書き込むためにアクセス制御用のアドレスデータがプロセッサ４１内部のＩ／Ｆブロック１３のレジスタ群１４〜１７により設定される。 - 特許庁

The memory controller can interface with the outside according to a prescribed protocol and the memory controller detects/corrects errors of the stored information periodically or at a timing of power supply or the like separately from reading the stored information to the outside according to an access request from the outside.例文帳に追加

メモリコントローラは、所定のプロトコルに従って外部とインタフェース可能であり、メモリコントローラは、外部からのアクセス要求に従って記憶情報を外部に読み出すのとは別に、定期的に或は電源投入時などのタイミングで、記憶情報のエラー検出・訂正を行う。 - 特許庁

A sub CPU 82 displays a guide menu screen on the screen of a liquid crystal display 22, and displays the game records stored in a memory region for game record data of a RAM 84 or a random access memory on the screen of the liquid crystal display 22 if there is a request to display the game records.例文帳に追加

サブＣＰＵ８２は、液晶表示装置２２の画面にガイドメニュー画面を表示しており、遊技履歴表示要求があると、その時ＲＡＭ８４の遊技履歴データ記憶領域に記憶されている遊技履歴を液晶表示装置２２の画面に表示する。 - 特許庁